[发明专利]半导体器件及其电子设备

说明书

相关申请的交叉引用

本申请要求于2013年3月15日提交的日本在先专利申请JP2013-052705的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及包括反熔丝的半导体器件，以及包括这种半导体器件的电子设备。

背景技术

即使在电源关掉之后也能够存储信息的非易失存储器经常集成在电子设备中。这种非易失存储器的例子包括只允许数据写入一次的OTP（一次性可编程）存储器。例如，用于调整电路的特性等的整理信息可存储在这种存储器中。从而，在电子设备中，能够在电源打开之后，直接基于存储在该存储器中的整理信息对电路的特性等进行调整，以实现所期望的特性。

反熔丝通常作为存储元件用在这样的存储器中。配置该反熔丝从而通过应用应力电流降低其电阻值。例如，在日本未审查的专利申请公开（PCT申请的已公开的日文翻译）No.JP2006-510203和日本未审查的专利申请公开No.2012-174863中，公开了每个使用这种反熔丝的存储器。

发明内容

通常，期望形成面积小以及进一步微型化的存储器。

期望提供一种能够实现微型化的半导体器件和电子设备。

根据本公开的一个实施方式，提供了一种半导体器件，包括：存储元件，包括第一端子，第二端子和第三端子，其中基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；以及熔丝，连接到第一端子，并被配置为基于应力电流，从导通状态变为非导通状态。

根据本公开的一个实施方式，提供了另一种半导体器件，包括：多个存储单元；配置为控制该多个存储单元的控制电路。每个存储单元包括：存储元件，包括第一端子，第二端子和第三端子，其中，基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；熔丝，连接到第一端子，并被配置为基于应力电流，从导通状态变为非导通状态；以及选择晶体管，连接到第三端子。

根据本公开的一个实施方式，提供了一种电子设备，包括：存储元件，包括第一端子，第二端子和第三端子，其中基于在第一端子和第二端子之间流动的应力电流，第二端子和第三端子之间的电阻状态从高电阻状态变为低电阻状态；熔丝，连接到第一端子，并被配置成基于应力电流，从导通状态变成非导通状态；以及控制电路，被配置为控制该存储元件和该熔丝。

在根据本公开的上述实施方式的半导体器件和电子设备中，基于在该存储元件的第一端子和第二端子之间流动的应力电流，该存储元件的第二端子和第三端子之间的电阻状态从高电阻状态变化到低电阻状态为的是存储信息。那时，基于该应力电流，熔丝从导通状态变成非导通状态。

根据本公开的上述实施方式的半导体器件和电子设备，只要熔丝连接到存储元件第一端子，就有可能实现微型化。

可以理解的是，前面的一般性描述和下面的详细描述都是实例，意于提供所声称的该技术的进一步的解释。

附图说明

附图提供对本公开的进一步理解，被引入并构成本说明书的一部分。附图用以说明实施方式，并结合该说明书，对本技术的原理进行解释。

图1是示出根据本公开实施方式的半导体器件的一个结构实例的框图。

图2是示出图1中所示的存储单元阵列的一个结构实例的电路图。

图3是示出图2中所示的存储单元的一个结构实例的电路图。

图4是示出图3中所示的存储单元的重要部分的横截面结构的一个实例的横截面图。

图5示出图3中所示的熔丝的一个结构实例的平面图。

图6示出图5中所示的导电膜、触点以及配线的一个结构实例的横截面图。

图7示出写入操作的一个实例的流程图。

图8是示意性示出写入操作的一个状态的一个实例的电路图。

图9是示意性示出写入操作的另一个状态的一个实例的电路图。

图10是示出灯丝的一个实例的横截面图。

图11是示意性示出写入操作的进一步状态的一个实例的电路图。

图12是示意性示出写入操作的进一步状态的一个实例的电路图。

图13是示意性示出读取操作的一个状态的一个实例的电路图。

图14是示出根据比较实例的存储单元阵列的一个结构实例的电路图。

图15是示意性示出根据比较实例的写入操作的一个状态的一个实例的电路图。

图16是示意性示出根据比较实例的读取操作的一个状态的一个实例的电路图。