[发明专利]基于三延时链的物理不可克隆函数电路结构

权利要求书

1.一种基于三延时链的物理不可克隆函数电路结构，其特征在于：包括上升沿发生器、挑战发生器、延时链1、延时链2、延时链3和仲裁器，三条延时链相互独立，无交叉节点；上升沿发生器用于发出一个从’0’到’1’的跳变信号，这个跳变信号分为3路，同时输入到延时链1、延时链2和延时链3的输入端，然后分别经过延时链1、延时链2和延时链3进行传输，经过一定的延时后，3路跳变信号分别从延时链1、延时链2和延时链3的输出端输出，并进入仲裁器，仲裁器对这3路跳变信号的先后顺序进行判断，输出响应值；挑战发生器用于在每次响应提取前，生成随机化的挑战值，并输入到两个延时链的相应延时节点上，挑战发生器通过线性反馈移位寄存器实现，当设置好初始值后，能够自动输出伪随机序列作为每次上升沿传输的挑战值，通过挑战发生器自动生成伪随机序列，连续提取多个响应位，构成一定长度的响应序列。

2.根据权利要求1所述的基于三延时链的物理不可克隆函数电路结构，其特征在于：所述的上升沿发生器：其功能是生成一个从’0’到’1’的跳变信号，这一功能通过一位寄存器实现，寄存器的初始值为’0’，向其写入一位’1’后，输出值从’0’变为’1’，即产生一个上升沿。

3.根据权利要求1所述的基于三延时链的物理不可克隆函数电路结构，其特征在于：所述的挑战发生器包括3个N位的寄存器，分别是固定挑战值寄存器、线性反馈移位寄存器和挑战值选择寄存器，以及N个2选1选择器；固定挑战值寄存器用于设置某个挑战位的固定值，线性反馈移位寄存器用于生成伪随机序列，而挑战值选择寄存器则用于在以上两个寄存器中选择其中一个作为实际的挑战值输出；线性反馈移位寄存器的输出值在每个时钟周期更新一次，当其初值设置之后，后续输出的伪随机序列是固定的，能够用于对PUF提取多次响应。

4.根据权利要求1所述的基于三延时链的物理不可克隆函数电路结构，其特征在于：所述的延时链是根据输入的挑战值，对输入上升沿信号施加一定的传输延时，它包含有N个延时节点，每个延时节点对输入信号的延时可通过与其相应的挑战位调整，即当挑战位为’0’时，对经过节点的信号施加长度为d0的延时，而当挑战位为’1’时，对经过节点的信号施加长度为d1的延时，并且d0≠d1；采用3条完全相同的延时链，分别为延时链1、延时链2和延时链3，这3条延时链在物理上、逻辑上相互隔离，但其输入的挑战信号，即上升沿，共同来自上升沿发生器，其输入的挑战信号共同来自于挑战发生器，并且每一位挑战值与延时节点的对应顺序也完全一致，使得在相同挑战作用下，上升沿信号经过延时链1、延时链2和延时链3的延时相等，同时到达仲裁器。