[发明专利]液晶面板时序控制模块

说明书

技术领域

本发明涉及一种控制模块，特别是一种用于驱动液晶时序控制的液晶面板时序控制模块。

背景技术

传统的液晶时序控制模块常采用ASIC作为主控芯片，是针对一种液晶面板设计的，灵活性差，很难在不同厂家，不同工艺，不同尺寸的液晶面板上通用，而如果进行针对性设计时，又存在研发周期长，投入大，风险高的问题。同时，液晶屏接口协议众多，扫描方式也各不相同，采用ASIC很难灵活的兼容众多的接口协议。

发明内容

本发明所要解决的技术问题是提供一种研发周期短、投入小、兼容性好的液晶面板时序控制模块。

为解决上述技术问题，本发明是按如下的方式来实现的：本发明所述的液晶面板时序控制模块由由输入接口、电源电路、FPGA芯片、和N个FPC连接器组成；所述输入接口与FPGA芯片构成数据电连接；FPGA芯片与电源电路构成电连接；输入接口与电源电路构成电连接；N个FPC连接器上设有的输出接口分别与电源电路和FPGA芯片构成数据电连接

所述FPGA芯片上还连接有DRAM存储器，并与DRAM存储器构成数据电连接；FPGA芯片设有TDO、TDI、TMS、TCK引脚用作JTAG接口。

所述输入接口一方面为液晶面板时序控制模块供电，另一方面为液晶面板时序控制模块输入LVDS视频数据。

所述电源电路为液晶面板的数字电路部分提供电压值为3.3V或2.5V中的一种；为液晶面板薄膜场效应管(TFT)栅极提供开启电压值为20V～38V；为液晶面板TFT栅极提供关闭电压值为-4V～-9V；为液晶面板的模拟电路部分提供电压值为13V～20V；为液晶面板提供8～16个GAMMA电压，电压值在0伏至模拟电路部分电压值之间以GAMMA曲线的形式分布；为液晶面板提供VCOM电压，电压值为液晶面板模拟电路部分电压值的0.25～0.75倍；为液晶面板提供辅助电压。

所述电源电路为FPGA芯片提供FPGA单端IO电压，电压值为3.3V或2.5V；为FPGA芯片提供FPGA差分IO电压，电压值为0.9V～3.3V；为FPGA芯片提供内核电压值为1.2V。

所述FPGA芯片为Altera公司的EP2C5T144、EP4CE6F17、EP2C8Q208、EP3C5F256、EP3C10F256或Xilinx公司的XC6SLX4、XC6SLX9、XC3S200A、XC3S400A中的一种。

所述DRAM存储器为SDR SDRAM、DDR SDRAM或DDR2SDRAM。

所述FPC连接器将液晶面板时序控制模块的各个输出信号通过FPC扁平软排线连接至液晶面板，FPC连接器输出信号包括差分数据信号、行场扫描信号、液晶面板数字电压、液晶面板模拟电压、液晶面板VGH电压、液晶面板GAMMA电压、液晶面板VGL电压、液晶面板VCOM电压以及辅助电压。

所述FPGA芯片由LVDS解码模块、扫描顺序控制模块、扫描及数据输出模块、DRAM控制器模块组成；LVDS解码模块与扫描顺序控制模块、扫描及数据输出模块分别构成数据电连接；扫描顺序控制模块与扫描及数据输出模块构成数据电连接；扫描顺序控制模块与DRAM控制器模块构成数据电连接；LVDS解码模块上设有LVDS输入信号引脚；扫描及数据输出模块上设有差分数据信号输出引脚及行场扫描信号输出引脚；DRAM控制器模块上设有DRAM控制引脚。

本发明的积极效果在于：本发明采用FPGA作为主控芯片的设计方案，灵活性很高，能够很灵活的兼容不同厂家，不同工艺，不同尺寸的液晶面板，具有非常好的通用性，且研发周期短，投入小，生产可控性好，风险低等优势。可以替代市面上大部分的液晶时序控制模块驱动液晶面板正常工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明结构示意图

图2是本发明应用结构示意图

图3是本发明应用结构示意图

图4是本发明FPGA芯片结构示意图

图中1输入接口   2电源电路   3FPGA芯片

4输出信号接口   5DRAM存储器   6FPC连接器

31LVDS解码模块   32扫描顺序控制模块

33扫描及数据输出模块   34DRAM控制器模块