[发明专利]芯片测试板和芯片测试方法在审
申请号: | 201410065496.0 | 申请日: | 2014-02-25 |
公开(公告)号: | CN104865412A | 公开(公告)日: | 2015-08-26 |
发明(设计)人: | 简维廷;徐孝景;程波;张荣哲;邹春梅 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | G01R1/04 | 分类号: | G01R1/04;G01R31/28 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 张大海;吴贵明 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 测试 方法 | ||
1.一种芯片测试板,其特征在于,包括:
第一测试板(1),用于与测试机台连接,所述第一测试板(1)包括第一连接部(2);
第二测试板(3),包括第二连接部(4)和第三连接部(5),所述第二连接部(4)与所述第三连接部(5)电连接;所述第一连接部(2)与所述第二连接部(4)可插拔地连接;
导电连接部(6),用于连接所述第三连接部(5)及待测试芯片(7)的测试管脚(8)。
2.根据权利要求1所述的芯片测试板,其特征在于,所述第一连接部(2)和所述第二连接部(4)的个数均为多个,所述第一连接部(2)与所述第二连接部(4)一一对应地设置。
3.根据权利要求1所述的芯片测试板,其特征在于,所述第三连接部(5)的个数为多个,所述多个第三连接部(5)之间形成用于放置所述待测试芯片(7)的芯片固定区域。
4.根据权利要求1所述的芯片测试板,其特征在于,所述第一连接部(2)包括多个插孔(9),所述第二连接部(4)包括多个与所述多个插孔(9)一一对应地配合的插针(10)。
5.根据权利要求4所述的芯片测试板,其特征在于,所述第一连接部(2)设置在所述第一测试板(1)的第一侧,所述第一测试板(1)的第二侧设置有多个测试焊盘,所述多个测试焊盘与所述多个插孔(9)一一对应地连接。
6.根据权利要求5所述的芯片测试板,其特征在于,所述多个测试焊盘分成多个测试组,每个所述测试组中的所述测试焊盘沿直线分布,所述多个测试组呈放射状设置。
7.根据权利要求4所述的芯片测试板,其特征在于,所述第二连接部(4)还包括多个外接测试信号接口(11),所述多个外接测试信号接口(11)与所述多个插针(10)一一对应地电连接。
8.根据权利要求4所述的芯片测试板,其特征在于,所述第二测试板(3)上还设置有用于对所述插针(10)进行编号的插针标记(12)。
9.根据权利要求2所述的芯片测试板,其特征在于,所述多个第一连接部(2)呈矩形布置。
10.根据权利要求2所述的芯片测试板,其特征在于,所述多个第二连接部(4)呈矩形布置。
11.根据权利要求1所述的芯片测试板,其特征在于,所述第三连接部(5)为焊盘。
12.一种芯片测试方法,其特征在于,包括:
提供权利要求1至11中任一项所述的芯片测试板;
将待测试芯片(7)的测试管脚(8)通过导电连接部(6)与所述芯片测试板的第二测试板(3)的第三连接部(5)电连接;
将所述第二测试板(3)的第二连接部(4)与所述第一测试板(1)的第一连接部(2)可插拔地连接;
将所述芯片测试板安装到测试机台上并进行测试。
13.根据权利要求12所述的芯片测试方法,其特征在于,所述待测试芯片(7)为晶片。
14.根据权利要求12所述的芯片测试方法,其特征在于,所述芯片测试方法还包括:
将外部测试信号与所述第二测试板(3)的外接测试信号接口(11)连接,以向所述待测试芯片(7)提供测试信号。
15.根据权利要求12所述的芯片测试方法,其特征在于,将所述第二测试板(3)的第二连接部(4)与所述第一测试板(1)的第一连接部(2)可插拔地连接之前,所述芯片测试方法还包括:将所述待测试芯片(7)固定到所述待测试芯片(7)上的步骤。
16.根据权利要求12所述的芯片测试方法,其特征在于,所述芯片测试方法用于测试所述待测试芯片(7)的静电放电和/或闩锁特性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410065496.0/1.html,转载请声明来源钻瓜专利网。