[发明专利]阵列基板及显示装置在审
申请号: | 201410052985.2 | 申请日: | 2014-02-17 |
公开(公告)号: | CN103792749A | 公开(公告)日: | 2014-05-14 |
发明(设计)人: | 高玉杰;朴相镇 | 申请(专利权)人: | 北京京东方显示技术有限公司;京东方科技集团股份有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/13 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 柴亮;张天舒 |
地址: | 100176 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 显示装置 | ||
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及显示装置。
背景技术
薄膜晶体管液晶显示装置(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)是一种主要的平板显示装置(Flat Panel Display,简称FPD),其以轻薄、节约空间、低能耗、低辐射等特点已经成为了市场上的主流产品。
目前在TFT-LCD行业中,超高清、超窄边框的显示装置已经成为企业的技术发展趋势。尤其是对于大尺寸显示面板,例如4K*2K的分辨率,甚至8K*4K的分辨率已经成为市场的主流。但是要想提高分辨率,首先要突破的技术难题就是像素充电率(charging ratio)的保证。由于分辨率的高低是与单位面积的像素单元个数正相关的,分辨率越高的显示面板,单位面积内所要驱动的每一行的像素单元个数越多,但是驱动电压的驱动能力有限,此时负载个数增多,导致高分辨率的实现存在一定的难度。如图1和2所示,目前对于高分辨率的面板设计,主流的技术为2G2D的像素结构设计,所谓的2G2D,即阵列基板上数据线(Data line)的数量加倍(设于两相邻列像素单元之间的两相邻第一数据线101和第二数据线102为一组数据线100),此时同时将给两行栅线(也就是一组栅线200,每组栅线包括第一栅线201和第二栅线202)通入驱动扫描信号,进而来提高像素单元的充电时间。具体地说,以刷新频率为60Hz的显示面板为例,假设该显示面板中设置有100行栅线201,逐行扫描时,刷新一帧画面所需要的时间为1/60秒,扫描每一行像素单元所需要的时间为1/6000秒,而两行栅线201同时扫描时刷新一帧画面所需要的时间为1/60秒,扫描每一行像素单元所需要的时间为1/3000秒,由此可以看出,同时扫描两行时,像素单元的充电时间明显提高。
需要说明的是图2为阵列基板的截面图,在此只是为了体现出所有的第一数据线101和第二数据线102处于同一层,所有的第一栅线和第二栅线处于同一层,当然还包括像素电极300、公共电极400等其他元器件在此不详细描述了。
发明人发现现有技术中至少存在如下问题:由于数据线数量加倍,造成数据线侧的黑矩阵(BM)遮挡宽度的增大,从而使像素开口率下降,进而造成光学成本的上升,如图2所示。而且对于超窄边框显示,要尽量减小有效显示区域(AA,active area)周边的尺寸,从而增大了AA周边布线的困难。此时,由于数据线的数量加倍,此时扇出型区(Fan-out布线区域)所需要空间也将会随之增大。
发明内容
本发明所要解决的技术问题包括,针对现有的阵列基板存在的上述问题,提供一种可以提高像素开口率,以及降低Fan-out布线空间的阵列基板及显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板,包括交叉排列的多组数据线和多组栅线,在两相邻列的像素单元之间均设置有一组数据线,每组数据线包括第一数据线和第二数据线,每组栅线包括第一栅线和第二栅线,在第一栅线与第一数据线的交叉处,以及在第二栅线与第二数据线的交叉处限定出像素单元,其中,每组数据线的所述第一数据线设于第一数据线层,所述第二数据线设于第二数据线层,且所述第一数据线和所述第二数据线在阵列基板上的投影无重合。
本发明的阵列基板上的第一数据线和第二数据线分层设置,且每一组数据线设置在两相邻列像素单元之间,也就是设于不同层的第一数据线和第二数据线设于在两相邻列像素单元之间,此时只要保证两层的第一数据线和第二数据线的投影在阵列基板上无重合即可,可以解决由于现有工艺限制,2G2D结构阵列基板中的数据线均设置于同一层时,设于两列像素单元之间的第一数据线与第二数据线之间需要保持相对较大的距离的问题。而本实施例中每组数据线中的第一数据线和第二数据线之间的距离明显减小了,从而使得第一数据线和第二数据线侧的黑矩阵的遮挡宽度减小,进而提高了像素的开口率。同时由于每组数据线中第一数据线和第二数据线之间的距离减小,从而可以有效的降低Fan-out的布线空间,可以实现超窄边框设计。
优选的是,每组栅线包括设于第一栅线层的第一栅线和设于第二栅线层的第二栅线,在所述第一数据线和所述第一栅线的交叉位置,以及所述第二数据线和所述第二栅线的交叉位置限定出所述像素单元。
优选的是,任意相邻两组数据线中的两相邻数据线设于不同层。
进一步优选地是,由所述第一数据线驱动的像素单元设于该数据线远离所述第二数据线的一侧;由所述第二数据线驱动的像素单元设于该数据线远离所述第一数据的一侧。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方显示技术有限公司;京东方科技集团股份有限公司,未经北京京东方显示技术有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410052985.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种光学逻辑与门装置
- 下一篇:一种阵列基板、其制备方法及显示装置