[发明专利]译码方法、存储器存储装置、存储器控制电路单元

说明书

本发明提供一种译码方法、存储器存储装置、存储器控制电路单元。此译码方法包括：根据第一读取电压读取至少一个存储单元以取得至少一个第一验证比特；根据第一验证比特执行硬比特模式译码程序，并且判断硬比特模式译码程序是否产生第一有效码字；若硬比特模式译码程序没有产生第一有效码字，取得存储单元的存储信息；根据存储信息决定一电压个数；根据符合电压个数的多个第二读取电压来读取存储单元以取得多个第二验证比特；以及根据第二验证比特执行软比特模式译码程序。藉此，可以增加译码的速度。

技术领域

本发明是有关于一种译码方法，且特别是有关于一种可复写式非易失性存储器模块的译码方法、存储器存储装置、存储器控制电路单元。

背景技术

数码相机、手机与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块（例如，快闪存储器）具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内装在上述所举例的各种可携式多媒体装置中。

一般来说，写入至可复写式非易失性存储器模块的数据都会根据一个错误更正码来编码。从可复写式非易失性存储器模块中所读取的数据也会经过对应的译码程序。在一些情况下，若所读取的数据中有错误比特，并且这些错误比特无法被更正，则需要的译码时间会更长。因此，如何增加译码的速度，为此领域技术人员所关心的议题。

发明内容

本发明提供一种译码方法、存储器存储装置、存储器控制电路单元，可以增加译码的速度。

本发明一实施例提供一种译码方法，用于可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括多个存储单元。此译码方法包括：根据第一读取电压读取至少一个存储单元以取得至少一个第一验证比特；根据第一验证比特执行硬比特模式译码程序，并且判断硬比特模式译码程序是否产生第一有效码字；若硬比特模式译码程序没有产生第一有效码字，取得存储单元的存储信息；根据存储信息决定一电压个数；根据符合电压个数的多个第二读取电压来读取存储单元以取得多个第二验证比特；以及根据第二验证比特执行第一软比特模式译码程序。

在本发明一实施例中，上述的译码方法还包括：判断第一软比特模式译码程序是否产生第二有效码字；若第一软比特模式译码程序没有产生第二有效码字，增加电压个数；根据符合增加后的电压个数的多个第三读取电压来读取存储单元以取得多个第三验证比特；以及根据第三验证比特执行第二软比特模式译码程序。

在本发明一实施例中，数据存储在存储单元中，并且根据存储信息决定电压个数的步骤包括：根据存储信息估测数据中错误比特的总数，其中电压个数与数据中错误比特的总数呈正相关。

在本发明一实施例中，上述的存储信息包括存储单元的一抹除次数。

在本发明一实施例中，上述的存储信息包括数据存储在存储单元所经过的时间。

在本发明一实施例中，上述的存储信息包括数据在存储单元中被读取的次数。

本发明一实施例提供一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元是用以电性连接至一主机系统。可复写式非易失性存储器模块包括多个存储单元。存储器控制电路单元是电性连接至连接接口单元与可复写式非易失性存储器模块，用以根据第一读取电压读取至少一个存储单元以取得至少一个第一验证比特，根据第一验证比特执行一硬比特模式译码程序，并且判断硬比特模式译码程序是否产生第一有效码字。若硬比特模式译码程序没有产生第一有效码字，存储器控制电路单元用以取得存储单元的一存储信息，根据存储信息决定一电压个数，根据符合电压个数的多个第二读取电压来读取存储单元以取得多个第二验证比特，并且根据第二验证比特执行第一软比特模式译码程序。