[发明专利]一种基于可编程门阵列芯片的SM4算法控制方法

说明书

技术领域

本发明涉及信息安全技术领域，特别涉及一种基于可编程门阵列芯片的SM4算法控制方法。

背景技术

SM4算法是国家密码管理局批准的对称密码算法，主要应用于无线局域网产品。该算法的分组长度为128比特，密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构，解密算法与加密算法的结构相同，只是轮密钥的使用顺序相反，解密轮密钥是加密轮密钥的逆序。

传统的密码算法的实现是通过在主机上运行加密软件实现的。这种方法除占用主机资源外，运算速度较慢，安全性也较差。而硬件加密是通过专用加密芯片、FPGA（可编程门阵列）芯片或独立的处理芯片等实现密码运算。相对于软件加密，硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种基于可编程门阵列芯片的SM4算法控制方法，其基于FPGA芯片与SM4密码算法IP核的硬件方式实现了SM4对称密码算法，因此数据处理的速度更快，效率更高。

本发明所采用的技术方案如下：

一种基于可编程门阵列芯片的SM4算法控制方法，是利用可编程门阵列芯片的状态机对SM4对称密码算法IP核进行控制，所述的可编程门阵列芯片作为硬件控制单元，用于控制SM4算法IP核。

采用了算法IP软核的方式实现了SM4对称密码算法。

采用了可编程门阵列芯片的硬件描述语言VHDL，设计出一种算法状态机，用于对SM4算法IP核进行控制。

方法具体包括以下步骤：

A、对状态机模块进行复位；

B、设置算法开始信号，启动状态机；

C、启动写密钥操作；

D、向SM4算法IP核写入一个长度为128bit的密钥；

E、启动数据加密或解密操作；

F、向SM4算法IP核写入一个长度为128bit的待运算数据分组；

G、等待SM4算法IP核运算完成；

H、状态机判断IP核是否把所有的数据分组都处理完成，若没有处理完成所有的消息分组，转到步骤F处，向IP核发送下一个数据分组；

I、当所有的数据分组都运算完成后，SM4算法IP核发送结束信号，状态机检测到该信号后结束状态机流程，至此完成了一笔数据的加密或解密过程。

在步骤D—I的操作过程中如果需要更换密钥，则转到步骤C。

本发明实施例提供的技术方案带来的有益效果是：

本发明的方法主要用于对网络、金融、电信等系统中重要数据的加密和解密，可满足分组密码应用的安全需求，保障交易的安全。核心是利用了FPGA和SM4对称密码算法IP核，通过硬件描述语言VHDL设计出高效的状态机，从而使得数据的处理过程变的快速。

附图说明

图1为本发明的FPGA芯片中状态机模块与SM4算法IP核的连接图；

图2为本发明的FPGA芯片的状态机的控制流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

如附图1所示，是状态机模块与SM4算法IP核的连接图，IP核的主要引脚说明如下：

输入引脚CLK：IP核的时钟引脚。

输入引脚nReset：IP核复位引脚，0：复位；1：正常工作。

输入引脚start：算法开始信号，高电平有效。

输入引脚Data_in[127..0]：128位数据输入引脚。

输入引脚op[1..0]:功能选择标志，op=0时，选择写入密钥操作；op=1时，选择加密操作；op=2时，选择解密操作。

输出引脚Data_out[127..0]：128位运算结果的输出。 

输出引脚done：每个数据分组运算完成时产生的完成标志，高电平有效。

输出引脚finish：所有数据分组都运算完成后的算法结束标志，高电平有效

附图2是FPGA状态机的控制流程图，通过硬件描述语言VHDL实现状态机的状态转移和控制功能，工作流程详解如下：

1. 对状态机模块进行复位，nReset = ‘0’；

2. 设置算法开始信号sf_start = ‘1’，启动状态机；

3. 设置op=0，启动写密钥操作；

4．向SM4算法IP核写入一个长度为128bit的密钥；