[发明专利]随机存取存储器及调整随机存取存储器读取时序的方法

说明书

技术领域

本发明涉及一种随机存取存储器，尤其涉及一种调整随机存取存储器读取时序的方法及应用此方法的随机存取存储器。

背景技术

随机存取存储器（random access memory，RAM）的读取时序是改善电子系统效能及速度的决定性因素。行地址控制器（Row Address Strobe，RAS）到列地址控制器（Column Address Strobe，CAS）延迟是介于一主动命令及一读取命令间的延迟时间，其中该主动命令及读取命令由随机存取存储器内的命令解码器发出。列地址控制器延迟(CAS latency)是介于发出读取命令及准备读取存储器数据至数据总线间的延迟时间。在发出读取命令后，该随机存取存储器内的一列使能电路接着输出一列选择信号（比输出读取命令晚一既定时间）。传统上，该列选择信号的输出时间并非弹性，因此将失去改善读取数据路径传送操作或随机存取存储器位元线转换操作的机会。

发明内容

为了克服现有技术的缺陷，本揭示一示范性的实施例为一种调整随机存取存储器读取时序的方法。该方法包括提供一列地址控制器（Column Address Strobe，CAS）值，以定义该随机存取存储器的一列地址控制器延迟（CL）。该方法还包括根据该列地址控制器延迟及一参考延迟产生一移位边界。该方法还包括产生一读取指令，以存取该随机存取存储器该方法还包括，在产生该读取指令后，动态产生一列选择（Column Select，CS）信号，以及根据该移位边界调整该列选择信号的输出时序。

本揭示的另一示范性实施例为一种随机存取存储器，包括：一命令解码器，输出一读取指令，以存取该随机存取存储器；其中，该命令解码器还输出具有一列地址控制器（Column Address Strobe，CAS）值的一模式暂存器（mode register，MRS）指令，以定义该随机存取存储器的一列地址控制器延迟（CL）；一移位计算电路，根据该列地址控制器延迟及一参考延迟产生一移位边界；以及一列使能电路，在该命令解码器输出该读取指令后产生一列选择（Column Select，CS）信号，以及根据该移位边界调整该列选择信号的输出时序。

本发明的随机存取存储器能够动态的调整读取时序。

附图说明

图1图解说明根据本揭示一示范性实施例的随机存取存储器电路的方框示意图。

图2是显示用于图1的随机存取存储器100的时序调整方法的流程图。

图3A-图3C是显示根据本揭示一示范性实施例所述的列选择（Column Select，CS）信号的时序调整。

其中，附图标记说明如下：

100～随机存取存储器

120～命令解码器

140～移位计算电路

160～列使能电路

IP～输入信号

ACT～主动命令

WT～写入命令

MRS～模式暂存器命令

CL_VALUE～列地址控制器值

S_ck～时钟脉冲信号

t_ck～周期

t_offset～移位边界

RD～读取命令

CS～列选择信号

t_RCD～RAS至CAS延迟

t_delay～延迟时间

T1-T5～时间

DATA_OUT～传送及读取数据的时间

具体实施方式

以下所述为实施本发明的最佳方式，目的在于说明本发明的精神而非用以限制本发明的保护范围，本发明的保护范围当视所附的权利要求所界定的范围为准。

本揭示提供一种随机存取存储器，其动态的调整读取时序及提供调整随机存取存储器读取时序的方法。图1图解说明根据本揭示一示范性实施例的随机存取存储器电路100的方框示意图。该随机存取存储器电路100包括一命令解码器120、一移位计算电路140及一列使能电路160。