[发明专利]用于执行指令的处理器、归一化加法运算的方法、通信设备、机器可读介质、用于处理指令的设备和设备

说明书

技术领域

各实施例一般涉及浮点运算。

背景技术

现代的处理器包括用于对数据执行运算的各种电路。此电路可包括浮点单元(FPU)，该浮点单元可包括对浮点数字执行运算的功能。例如，浮点运算可包括加法、减法、乘法、除法以及平方根。这样的浮点运算可以大量地用于某些应用中，诸如图形、游戏、科学，以及工程应用中。

附图说明

图1A-1B是根据一个或多个实施例的系统的框图。

图2是根据一个或多个实施例的框图。

图3是根据一个或多个实施例的序列。

图4是根据一个或多个实施例的处理器的框图。

图5是根据一个或多个实施例的多域处理器的框图。

图6是包括多个核的处理器的实施例的框图。

图7是根据本发明的一个或多个实施例的系统的框图。

图8是根据本发明的一个或多个实施例的系统的框图。

具体实施方式

一般而言，浮点单元(FPU)可以表示使用三个元素(即二进制符号位、二进制编码的指数以及二进制编码的尾数)的浮点数。在类加法运算中，尾数可以被移位，以校准指数。如此处所使用的，除加法运算之外，术语“类加法”运算还包括减法运算、最小函数、最大函数，及其他，诸如整数到浮点，以及浮点到整数转换，以及双精度到单精度以及单精度到双精度转换，以及浮点比较指令。

在某些情况下，由类加法运算所产生的尾数可包括引导零(在正结果的情况下)或引导1(在负结果的情况下)。通常，引导零预测器(LZA)可以与加法器并行地使用，以预测加法器的输出尾数中的引导零的数量。可以将引导零的此数量提供到移位器，然后，该移位器可以移位输出尾数，以删除任何引导零。类似地，引导1预测器(LOA)可以预测引导1的数量，如此，可以和移位器一起使用，以从输出尾数中删除任何引导1。引导1或零的这样的删除可以被称为“归一化”输出尾数。

由于这样的LZA和LOA通常被实现为单独的电路，因此，检测引导1 和引导零可能需要大量的可用的处理器资源(例如，处理器管芯上的面积)。进一步，可能需要选择器以对于每一个运算，确定要使用LZA或LOA中的哪一个。此外，LZA、LOA，和/或选择器可能会对完成浮点运算产生时间延迟，由此，降低处理器性能。

根据一些实施例，可以提供引导预测器变化(LCA)。在一个或多个实施例中，LCA可以是预测类加法浮点运算的输出中的引导1和0两者的单一电路，并可以被用来归一化这样的输出。在某些实施例中，LCA可以比其他技术(例如，LZA、LOA以及选择器)消耗较少的处理器资源。进一步，LCA可以提供引导零/1预测，而不会对浮点运算产生时间延迟，由此提高处理器性能。

参考图1A，所示是根据一个或多个实施例的系统100的框图。在某些实施例中，系统100可以是电子设备或组件的全部或一部分。例如，系统100可以被包括在蜂窝电话、计算机、服务器、网络设备、处理器、片上系统(SoC)、控制器、无线收发器、电源单元等等中。

如图1A所示，系统100可以包括耦合到存储器140的处理器110。处理器110可包括浮点单元(FPU)120。在某些实施例中，FPU 120可包括执行浮点运算(例如，加法、减法、乘法、除法等等)的功能。

尽管本发明的范围在这方面不受限制，但是，在许多实现中，FPU 120可以适应给定格式或标准(例如，给定的电气与电子工程师学会(IEEE)标准) 的操作数。进一步，给定实现可以被用来处理各种类型的传入的数据，包括可以是单精度以及双精度浮点格式的操作数。

如图所示，FPU 120可包括加法单元125。在某些实施例中，加法单元125 可以表示包括执行类加法的浮点运算的功能的任何单元。例如，加法单元125 可以是加法器。在另一个示例中，加法单元125可以是熔合乘法-加法(FMA) 单元，包括乘法器、加法器，以及舍入器。下面参考图1B讨论了加法单元125 的示例实施例。

在其中加法单元125是FMA单元的各实施例中，此FMA单元可以执行浮点乘法累积运算，并适应给定格式(例如，给定的电气与电子工程师学会 (IEEE)标准，诸如用于浮点(FP)算术的IEEE标准754-2008(2008年发布) 的)的操作数。此外，给定实现可以被用来处理各种类型的传入的数据，包括可以是单精度以及双精度浮点格式的操作数。