[发明专利]用于执行指令的处理器、归一化加法运算的方法、通信设备、机器可读介质、用于处理指令的设备和设备

权利要求书

1.一种用于执行指令的处理器，包括：

至少一个浮点单元，包括：

加法器，所述加法器将第一操作数X与第二操作数Y相加，以获得具有位长度n的输出操作数；

引导变化预测器LCA逻辑，耦合到所述加法器，用于：

对于所述输出操作数的从n-1到1的每一个位位置i，获得所述第一操作数X的位值组，并基于所述第一操作数X和所述第二操作数Y，获得传播值组，其中，所述第一操作数X的所述位值组包括所述第一操作数X的第一位值X_i和第二位值X_i-1；以及

基于所述传播值组、所述第一位值X_i和所述第二位值X_i-1，生成LCA掩码；以及

移位器，其耦合到所述加法器以及所述LCA逻辑，基于所述LCA掩码，归一化所述输出操作数。

2.如权利要求1所述的处理器，其特征在于，所述LCA逻辑包括异或非XNOR门、异-或XOR门、与AND门以及或OR门，其中所述XOR门耦合到所述加法器和所述XNOR门的输出，其中所述AND门耦合到所述加法器和所述XOR门的输出，其中所述OR门耦合到所述加法器和所述AND门的输出。

3.如权利要求2所述的处理器，其特征在于，所述XNOR门用于接收所述第一位值X_i和所述第二位值X_i-1作为输入。

4.如权利要求1所述的处理器，其特征在于，所述第一操作数X还包括第三位值X_i+1，所述LCA逻辑用于对于所述输出操作数的从n-1到1的每一个位位置i，获得所述第二操作数Y的位值组，所述第二操作数Y的位值组包括所述第二操作数Y的第一位值Y_i、第二位值Y_i-1和第三位值Y_i+1，所述传播值组包括对应于X_i XOR Y_i的第一传播值P_i，对应于值X_i-1XOR Y_i-1的第二传播值P_i-1，以及对应于值X_i+1XOR Y_i+1的第三传播值P_i+1。

5.如权利要求4所述的处理器，其特征在于，XOR门从所述加法器接收所述第三传播值p_i+1作为输入，其中AND门从所述加法器接收所述第二传播值P_i-1的逆作为输入，其中OR门从所述加法器接收所述第一传播值P_i作为输入。

6.如权利要求1所述的处理器，其特征在于，所述LCA逻辑与所述加法器并行地操作，其中所述移位器在第一时间点接收所述LCA掩码，其中所述移位器在第二时间点接收所述输出操作数，其中所述第一时间点等于或早于所述第二时间点。

7.如权利要求1所述的处理器，其特征在于，对于所述输出操作数中的每一个引导1或0，所述LCA掩码包括第一值位。

8.如权利要求7所述的处理器，其特征在于，所述LCA掩码进一步包括对应于所述输出操作数的最高有效位MSB的位位置处的第二值位。

9.如权利要求8所述的处理器，其特征在于，所述移位器基于所述输出操作数的所述MSB的所述位位置，确定移位长度，其中所述移位器通过将所述输出操作数移位所述移位长度，获得归一化的输出操作数。

10.如权利要求9所述的处理器，其特征在于，所述至少一个浮点单元进一步包括将由所述移位器获得的所述归一化的输出操作数舍入的舍入器。