[发明专利]形成本地化的绝缘体上硅鳍式场效应晶体管的方法和结构

说明书

对相关申请的交叉引用

本申请要求提交于2012年11月7日的美国专利申请S/N 13/670,768的优先权，该申请的全部内容通过引用合并于此。

本发明一般地涉及半导体制造，更具体地说涉及形成鳍式场效应晶体管(FinFET)的结构和方法。

背景技术

随着集成电路(IC)不断小型化的趋势，需要晶体管具有更高的驱动电流和更小的尺寸。随着器件尺寸不断缩小，FinFET技术变得越来越流行。绝缘体上硅(SOI)FinFET器件具有优秀的电气性能。然后，SOI finFET的制造成本很高。与SOI finFET相比，在鳍和衬底之间没有绝缘体膜的块型FinFET具有更低的制造成本。然后，块型FinFET容易发生漏电流，从而降低电气性能。因此需要改进的方法和结构来实现finFET器件。

发明内容

在一个实施例中，提供了一种半导体结构。该结构包括半导体衬底，布置在所述半导体衬底上的第一鳍，在第一鳍的基部形成的氧化区域，以及被形成为与所述第一鳍在其基部相邻并且物理接触的浅沟槽隔离区域，其中所述浅沟槽隔离区域位于所述第一鳍的顶部的水平之下。

在另一个实施例中，提供了一种半导体结构。该结构包括硅衬底，布置在所述硅衬底上的第一鳍，该第一鳍具有顶部和基部，布置在所述硅衬底上的第二鳍，该第二鳍具有顶部和基部，其中所述第一鳍的顶部和所述第二鳍的顶部水平共面，其中所述硅衬底的一部分包括氧化区域，并且其中所述氧化区域延伸到各个鳍的基部，并且所述氧化区域和第一鳍的顶部之间的距离小于所述氧化区域和第二鳍的顶部之间的距离。

在另一个实施例中，提供了一种形成半导体结构的方法。该方法包括：在块型半导体衬底上形成鳍，在鳍上沉积鳍侧壁间隔物，沉积与鳍侧壁间隔物和块型半导体衬底直接接触的浅沟槽隔离区域，进行氧化工艺以氧化鳍的基部以及块型半导体衬底的一部分，并且进行浅沟槽隔离区域凹进。

在另一个实施例中，提供了一种形成半导体结构的方法。该方法包括：在块型半导体衬底上形成第一鳍和第二鳍，在第二鳍上沉积掩膜区域，在邻近第一鳍处进行第一衬底凹进，移除所述掩膜区域，在第一鳍和第二鳍上沉积侧壁间隔物，在块型半导体衬底上沉积浅沟槽隔离区域，从而使得所述浅沟槽隔离区域与侧壁间隔物直接物理接触，进行氧化工艺以氧化第一鳍的基部，第二鳍的基部以及块型半导体衬底的一部分，以及进行浅沟槽隔离凹进。

附图说明

在考虑以下结合附图进行的描述之后，本发明的结构、操作和优势将变得更加清晰。这些附图意图作为示例，而不是限制。

为了清楚地展示，某些附图中的某些元件可能被省略，或者未按比例展示。为了清楚地展示，截面图可能是“切片”或者“近视”截面图的形式，即省略某些在“真实”截面图中可见的背景线条。

通常，类似地元件在不同的附图中用类似的附图标记指代，这种情况下最右侧两个数字是相同的，而最左侧的数字是附图的序号。进一步，为了清楚起见，某些附图标记在某些附图中被省略。

图1示出处于起始点的根据本发明实施例的半导体结构。

图2示出在沉积侧壁间隔物的后续处理步骤后的半导体结构。

图3示出在进行衬底凹进的可选后续处理步骤后的半导体结构。

图4示出在沉积浅沟槽隔离区域的后续处理步骤后的半导体结构。

图5示出在进行氧化的后续处理步骤后的半导体结构。

图6示出在移除间隔物和衬垫氮化物层的后续处理步骤后的半导体结构。

图7示出在沉积栅极电介质和栅极后根据本发明实施例的半导体结构。

图8示出处于起始点的根据本发明进一步实施例的半导体结构。

图9示出在施加掩膜层的后续处理步骤后的图8实施例的半导体结构。

图10示出在进行衬底凹进的后续处理步骤后的图8实施例的半导体结构。

图11示出在沉积鳍侧壁间隔物的后续处理步骤后的图8实施例的半导体结构。

图12示出在进行附加的衬底凹进的后续可选处理步骤后的图8实施例的半导体结构。

图13示出在沉积浅沟槽隔离区域的后续处理步骤后的图8实施例的半导体结构。

图14示出在进行氧化的后续处理步骤后的图8实施例的半导体结构。

图15示出在移除间隔物和氮化物层的后续处理步骤后的图8实施例的半导体结构。

图16示出在沉积栅极电介质和栅极的后续处理步骤后的图8实施例的半导体结构。

图17是示出根据本发明实施例的工艺步骤的流程图。