[发明专利]控制多时隙链路层微片中的消息收发

说明书

产生链路层控制消息，并将其包括在要在串行数据链路上发送给设备的微片中。在数据链路上发送的微片包括多个时隙。在一些方面，控制消息可以包括病毒警报消息、毒害警报消息、信用返回消息和确认。

领域

本公开内容通常涉及计算机开发的领域，且尤其涉及相互依赖的约束系统的协调的软件开发。

背景

半导体处理和逻辑设计的进步已经允许可以出现在集成电路设备上的逻辑的数量的增加。作为必然的结果，计算机系统配置已经从一个系统中的单个或多个集成电路进化成出现在单个集成电路上的多核、多硬件线程和多逻辑处理器，以及集成在这样的处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等等。

作为在更小的封装中提供更多的处理能力的更大能力的结果，更小的计算设备已经普遍增加。智能电话、平板、超薄笔记本和其他用户设备已经指数性增长。然而，这些更小的设备依赖于服务器以便得到超过形状因子的数据存储和复杂处理。因此，高性能计算市场(即服务器空间)的需求也已经增加。举例来说，在现代服务器中，通常不仅存在具有多个核的单个处理器，而且也存在多个物理处理器(也称为多个插槽)以便增加计算能力。但是，随着处理能力随着计算系统中的设备的数量增长，在各插槽和其他设备之间的通信变得更加重要。

事实上，互连已经从主要处理电通信的较传统的多点式总线发展到促进快速通信的完全成熟的互连架构。不幸的是，由于对未来处理器以甚至更高速率消耗的需求，对现有的互连架构的能力提出了相应的需求。

附图简述

图1阐释根据一种实施例包括连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图。

图2阐释根据一种实施例的分层协议栈的简化框图。

图3阐释串行点对点链路的实施例。

图4阐释潜在的高性能互连(HPI)系统配置的各实施例。

图5阐释与HPI相关联的分层协议栈的实施例。

图6阐释示例多时隙微片(flit)的表示。

图7阐释在示例八通道数据链路上发送的示例微片的表示。

图8阐释在示例八通道数据链路上发送的示例微片的表示。

图9阐释在示例二十通道数据链路上发送的示例微片的表示。

图10阐释示例病毒错误控制微片的表示。

图11阐释包括调试消息的示例多层微片的表示。

图12阐释示例毒害错误控制微片的表示。

图13阐释用于返回信用(credit)和确认的示例时隙消息的表示。

图14阐释在图13的示例时隙中使用的信用返回格式。

图15阐释示例计算系统的块的实施例。

在各图中，相同的标号和名称表示相同的元素。

详细描述