[发明专利]时钟生成装置以及时钟数据恢复装置

说明书

技术领域

本发明涉及生成时钟的时钟生成装置以及具有该时钟生成装置的时钟数据恢复装置。

背景技术

对于重叠有从发送器输出的时钟和数据的数字信号而言，需要在接收器侧恢复时钟和数据。例如在非专利文献1中记载了用于进行这种恢复的时钟数据恢复(CDR:Clock Data Recovery：时钟数据恢复)装置。

非专利文献1所述的时钟数据恢复装置检测输入信号的边缘，根据该边缘的时机恢复时钟，并且在该时钟指示的各时机恢复输入信号的数据。由该时钟数据恢复装置生成恢复时钟的时钟生成装置具有锁相环(PLL:Phase Lock Loop)，该锁相环构成为包括门控电压控制振荡器(GVCO:Gated Voltage Controlled Oscillator)、分频器、相位差检测器、加减计数器和ΔΣ方式的DA转换器。

非专利文献1所述的时钟数据恢复装置是以突发模式工作的装置。即，时钟生成装置在信号输入开始前和信号输入中，从外部输入参照时钟，输出频率与该参照时钟相同的时钟。在开始了信号输入时，时钟生成装置在短时间内使时钟相位与输入信号的相位一致，并输出该时钟。

现有技术文献

非专利文献

非专利文献1：J.Terada,et al.,"A 10.3125Gb/s Burst-Mode CDR Circuit using aΔΣDAC,"ISSCC Dig.Tech.Papers,pp.226-227(2008).

发明内容

发明欲解决的课题

突发模式的时钟数据恢复装置在信号输入开始后能够在短时间内开始时钟和数据的恢复，因而在无信号输入的待机期间与有信号输入的工作期间交替存在的用途(尤其在移动用途)中是有用的。然而，在该时钟数据恢复装置中，时钟生成装置的电路规模较大，此外，还需要用于生成输入到时钟生成装置中的参照时钟的电路，因此制造成本较高。而具有这种时钟生成装置的其他装置也具有同样的问题。

本发明就是为了消除上述问题点而完成的，其目的在于提供一种能够减小电路规模的时钟生成装置以及时钟数据恢复装置。

用于解决课题的手段

本发明的时钟生成装置具有：(1)信号选择部，其输入反馈时钟、在对应于位速率的时机具有边缘的边缘信号以及在包括边缘信号的边缘的时机的一定期间内成为有效电平的边缘检测信号，在边缘检测信号为有效电平时，选择边缘信号并输出，在边缘检测信号为非有效电平时，选择使反馈时钟逻辑反转后的信号并输出；(2)相位延迟部，其包括纵续连接的多个延迟元件，将从信号选择部输出的信号输入到多个延迟元件中的初级延迟元件，从多个延迟元件中分别输出延迟量与各个位置对应的信号；(3)时间测定部，其根据从多个延迟元件分别输出的信号的电平，测定从边缘信号的某个边缘时机起到经过了相当于1位的时间时的边缘时机为止的单位间隔时间；以及(4)相位选择部，其选择从多个延迟元件中的位于与由时间测定部测定的单位间隔时间对应的位置处的延迟元件输出的信号而作为反馈时钟进行输出，并且选择从多个延迟元件中的任意一个延迟元件输出的信号而作为频率与边缘信号的位速率对应的时钟进行输出。