[发明专利]用于将多个位向左移并将多个1拉入较低有效位的指令

说明书

技术领域

本公开涉及处理逻辑、微处理器以及相关联的指令集架构的领域，该指令集架构在被处理器或其它处理逻辑所执行时运行逻辑、数学或其它功能性操作。

背景技术

指令集或指令集架构(ISA)是计算机架构中与编程有关的部分，并且可包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出(I/O)。术语指令在本申请中一般表示宏指令，宏指令是被提供给处理器(或指令转换器，该指令转换器(利用静态二进制转换、包括动态编译的动态二进制转换)转换、变形、仿真或以其它方式将指令转换成将由处理器处理的一个或多个其它指令)以供执行的指令——作为对比，微指令或微操作(微操作)是处理器的解码器解码宏指令的结果。

ISA与微架构不同，微架构是实现该指令集的处理器的内部设计。具有不同微架构的处理器可共享共同的指令集。例如，酷睿(Core^TM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced Micro Devices,Inc.)的诸多处理器实现几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)，但具有不同的内部设计。例如，可利用公知技术(包括专用物理寄存器、利用寄存器重命名机制的一个或多个动态分配的物理寄存器等等)在不同的微架构中以不同的方式实现该ISA的同一寄存器架构。

许多现代ISA支持向量操作(也称为紧缩数据操作或单指令多数据(SIMD)操作)。取代仅对一个数据元素或一对数据元素进行操作的标量指令，向量指令(也称为紧缩数据指令或SIMD指令)可同时或并行地对多个数据元素或多对数据元素进行操作。处理器可具有并行的执行硬件，以响应于该向量指令同时或并行地执行多个操作。

向量操作在一个操作中对紧缩在一个寄存器或存储器位置之内的多个数据元素进行操作。这些数据元素被称为向量数据元素或紧缩数据元素。每一向量数据元素可表示单独的个体数据片(例如，像素的颜色等)，该数据片可单独地被操作或独立于其他数据被操作。

附图简述

在附图中的诸个图中通过示例而非限制地示出各个实施例：

图1是根据一个实施例的包括向量寄存器和掩码寄存器的指令处理装置的框图。

图2A-2C示出根据一个实施例的掩码产生指令的诸个示例。

图3A和3B示出根据一个实施例的数组数据对齐的诸个示例。

图3C示出根据一个实施例的使用掩码的掩码向量指令的示例。

图4示出根据一个实施例的用于给定的向量寄存器宽度和数据元素宽度的掩码位的数量。

图5是示出根据一个实施例的用于响应于掩码产生指令而执行的诸个操作的流程图。

图6是示出根据一个实施例的使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

图7A是根据一个实施例的有序和无序流水线的框图。

图7B是根据一个实施例的有序和无序核的框图。

图8A-B是根据一个实施例的更具体的示例性有序核架构的框图。

图9是根据一个实施例的处理器的框图。

图10是根据一个实施例的系统的框图。

图11是根据一个实施例的第二系统的框图。

图12是根据本发明的实施例的第三系统的框图。

图13是根据一个实施例的芯片上系统(SoC)的框图。

具体实施方式

在以下描述中，陈述了多个具体细节。然而，应当理解的是，可不通过这些具体细节来实施本发明的实施例。在其它实例中，未详细示出公知的电路、结构以及技术，以免模糊对本描述的理解。

本申请中描述的诸个实施例提供掩码产生指令，这些掩码产生指令能用于引起或导致处理器产生由经掩码向量指令使用的掩码。经掩码向量指令可应用于如下情形：计算循环的行程计数(即迭代的次数)不能被适配到向量寄存器中的元素的数量所整除。因此，需要单独地处理余下的迭代。为了处理余下的迭代中的元素，掩码产生指令产生适当的断言掩码(predicate mask)，该掩码将向量寄存器的部分(例如最高有效位的元素)从计算中忽略或屏蔽，从而将不会产生异常(例如由于访问被分配的在后存储器或/和未定义的结果而引起的异常)。