[发明专利]减少应力的TSV和插入结构

说明书

相关申请的交叉参考

本申请是2012年6月8日提交的美国专利申请第13/492,064号的继续申请，其内容以引用的方式引入本申请。

技术领域

本发明涉及微电子器件和插入结构的封装，尤其是半导体和插入封装中的导电通孔结构以及这种通孔结构的形成方法。

背景技术

微电子元件通常包括半导体材料(诸如硅或砷化镓)的薄板，其一般被称为裸片或半导体芯片。半导体芯片通常设置为单个预封装单位。在一些单位设计中，半导体芯片安装至衬底或芯片载体，衬底或芯片载体又安装在电路面板(诸如印刷电路板)上。

在半导体芯片的第一面(例如第二表面)中制造有源电路装置。为了利于与有源电路的电连接，芯片在同一面上设置有接合焊盘。接合焊盘通常以规则的阵列形式置于裸片的边缘周围或者对于许多存储器件来说置于裸片中心。接合焊盘通常由导电金属(诸如铜或铝)制成为大约0.5μm厚。接合焊盘可包括单个金属层或多个金属层。接合焊盘的尺寸将根据器件类型而变化，但是通常在侧面测得为几十至几百微米。

硅通孔(TSV)用于将接合焊盘与半导体芯片的与第一面(例如，第一表面)相对的第二面相连接。传统的通孔包括穿过半导体芯片的孔以及从第一面到第二面延伸通过孔的导电材料。接合焊盘可电连接至通孔以允许接合焊盘与位于半导体芯片的第二面上的导电元件之间的通信。

传统的TSV孔可减小第一面中可用于包含有源电路装置的部分。这种第一面上可用于有源电路装置的有效空间的减小可增加要求制造每个半导体芯片的硅量，从而潜在地增加每个芯片的成本。

由于从通孔辐射的非最优应力分布以及例如半导体芯片与接合有芯片的结构之间的热膨胀系数(CTE)的失配，传统通孔可具有可靠性挑战。例如，当半导体芯片内的导电通孔通过相对较薄和刚性的介电材料绝缘时，由于通孔的导电材料与衬底的材料之间的CTE失配，在通孔内可能存在较大的应力。此外，当半导体芯片接合至聚合衬底的导电元件时，芯片与衬底的高CTE结构之间的电连接将经受由于CTE失配所引起的应力。

尺寸是芯片的任何物理布置中重要的考虑方面。随着便携式电子器件的快速增长，更加急切地需要芯片更加紧凑的物理布置。仅通过示例，通常被称为“智能手机”的设备将蜂窝电话的功能与强有力的数据处理器、存储器和辅助设备(诸如，全球定位系统接收器、电子相机和局域网连接以及高分辨率显示器和相关的图像处理芯片)集成到一起。这种设备可提供诸如完整的互联网连接、包括全分辨率视频的娱乐、导航、电子银行等(所有这些均包括在口袋大小的设备中)的能力。此外，一些芯片具有许多输入和输出连接，一般称为“I/O”。这些I/O必须与其他芯片的I/O连接。互连应该较短并且应该具有低阻抗以使信号传播延迟最小化，形成互连的部件应该不会显著增加组件的尺寸。例如在诸如用于互联网搜索引擎的数据服务器的其他应用中也产生类似的需求。例如，在复杂芯片之间提供多个较短、低阻抗互连的结构可增加搜索引擎的带宽并降低其功耗。

仅管在半导体通孔和插入通孔形成以及互连中具有优点，但仍然需要改进以使半导体芯片和插入结构的尺寸最小化，同时增强电互连可靠性。可通过下文描述的部件的结构以及制造部件的方法来实现本发明的这些属性。

发明内容

根据本发明的一个方面，一种部件可包括：衬底和在衬底中的开口内延伸的导电通孔。衬底具有第一表面和相对的第二表面。开口可从第一表面朝向第二表面延伸并且可以具有远离第一表面延伸的内壁。可在内壁处露出介电材料。介电材料可与第一表面相邻地在开口内限定释放沟道。释放沟道可在第一表面下方5微米内的与第一表面平行的平面方向上具有与内壁相距第一距离的边缘，第一距离小于1微米和平面中开口的最大宽度的5％。边缘沿着内壁延伸以跨越内壁的圆周的至少5％。

在具体实施例中，衬底可在衬底的平面中具有不大于20ppm/℃的有效CTE。在一个示例中，衬底可主要由半导体材料、陶瓷、玻璃或复合材料中的一种组成。在示例性实施例中，衬底可包括复合材料，该复合材料在衬底的平面中具有可调整为与导电通孔的CTE相匹配的有效CTE。在具体示例中，衬底可具有与第一表面相邻的有效器件区域，并且该平面可位于有源器件区域下方。在一个实施例中，该平面位于有源器件区域下方的1微米处。