[发明专利]用于DQS选通的系统和方法

权利要求书

1.一种用于对存储器设备的读操作进行定时的系统，所述系统包括：

选通电路，被配置用于接收来自所述存储器设备的时序信号并且在选通窗期间使所述时序信号作为经滤波的时序信号而通过，所述选通电路被配置用于：

基于控制信号打开所述选通窗，以及

基于所述时序信号的下降沿关闭所述选通窗，所述下降沿基于由所述控制信号触发以开始计数的计数器被确定；以及

时序控制电路，被配置用于在接收到来自存储器控制器的读请求之后生成所述控制信号，所述时序控制电路被配置用于延迟所述控制信号的生成，以使得所述选通窗在所述时序信号的前同步码部分期间打开。

2.根据权利要求1所述的系统，其中所述选通电路包括：

所述计数器；

第一模块，被配置用于基于以下信号中的一个或多个信号生成第一中间信号：所述控制信号、来自所述计数器的计数信号以及所述时序信号，其中所述第一模块由所述时序信号的上升沿触发；

第二模块，被配置用于基于所述第一中间信号和所述时序信号生成第二中间信号，其中所述第二模块由所述时序信号的第二下降沿触发；以及

第三模块，被配置用于基于所述控制信号、所述第一中间信号和所述第二中间信号控制所述选通窗。

3.根据权利要求1所述的系统，其中所述选通窗被配置用于在跟随所述时序信号的所述下降沿的延迟之后关闭，并且其中所述选通窗在所述时序信号的后同步码部分期间关闭。

4.根据权利要求3所述的系统，其中所述延迟由D触发器以及“或”逻辑门造成。

5.根据权利要求1所述的系统，其中所述时序控制电路延迟所述控制信号的生成，以使得所述控制信号的上升沿处于或者靠近所述时序信号的所述前同步码部分的中心，并且其中延迟的所述生成基于校准过程。

6.根据权利要求5所述的系统，其中所述校准过程包括用于确定用于生成所述控制信号的初始延迟设置的初始校准，并且其中所述校准过程包括用于基于所述存储器设备或者所述存储器控制器中的电压或温度改变来调整所述初始延迟设置的运行时间校准。

7.根据权利要求5所述的系统，进一步包括：

监控器电路，被配置用于确定所述时序信号与所述控制信号之间的关系，其中所述监控器电路包括：

第一模块，被触发到所述时序信号的第二下降沿，所述第一模块被配置用于与所述第二下降沿同时地读取所述控制信号并且生成用于所述校准过程的第一输出信号，

第二模块，被触发到所述时序信号的上升沿，所述第二模块被配置用于与所述上升沿同时地读取所述控制信号并且生成用于所述校准过程的第二输出信号，以及

第三模块，被触发到所述时序信号的第二上升沿，所述第三模块被配置用于与所述第二上升沿同时地读取所述控制信号和来自所述计数器的计数信号并且生成用于所述校准过程的第三输出信号。

8.根据权利要求5所述的系统，其中所述校准过程包括低功率模式，校准程序在所述低功率模式期间被暂停，并且其中在退出所述低功率模式时，用于所述控制信号的延迟设置保持不变或者被重置为初始值。

9.根据权利要求1所述的系统，其中所述选通电路被配置用于处理突发突变信号，其中所述突发突变信号包括持续时间是四个周期的脉冲，并且其中所述突发突变信号指示当前命令是突发突变命令。

10.根据权利要求1所述的系统，其中所述控制信号的延迟的所述生成基于定义要延迟的时钟周期的数目的第一输入、定义基于所述时序信号的上升沿或下降沿的延迟的第二输入以及定义基于延迟线的延迟的第三输入。

11.根据权利要求1所述的系统，其中所述控制信号的脉冲的宽度在持续时间上等于所述时序信号的所述前同步码部分的宽度。

12.根据权利要求1所述的系统，其中所述选通窗被自动关闭，并且其中不生成第二控制信号以关闭所述选通窗。

13.根据权利要求1所述的系统，其中所述选通电路包括被配置用于处理读中断命令的逻辑，所述读中断命令是在完成第一读请求的处理之前接收到的第二读请求。