[实用新型]一种基于处理器和现场可编程门阵列的数据交换系统

说明书

技术领域

本实用新型涉及数据交换技术，更具体地说，涉及一种基于处理器和现场可编程门阵列（Field－Programmable Gate Array，FPGA）的数据交换系统。

背景技术

传统的处理器与FPGA之间主要有两种通信方式，一种为串行通信，另一种为并行通信。处理器以数字信号处理器（digital signal processor，DSP）为例，DSP和FPGA进行串行通信如图1所示，DSP通过标准的SPI或SCI与FPGA接口，FPGA上放置SPI或SCI的IP软核，一般情况下，DSP作为通信的主机，按照既定的通信协议，以串行方式与FPGA进行数据交互。这种通信方式的优点是：DSP和FPGA直接连接；DSP和FPGA之间交互的信号数量少；以及没有额外的通信成本。缺点是：通信速率低；DSP侧需要专门的软件代码干预，影响其它代码执行；以及通信扩展困难等。DSP和FPGA进行并行通信如图2所示，通过在DSP和FPGA之间增加专用的双口RAM来实现接口，双口RAM作为DSP的外部扩展存储空间。该方案的优点是：DSP直接读写双口RAM空间的数据，操作方便；通信速率高；以及通信扩展容易。缺点是：需要专用的双口RAM来实现接口，增加了成本，并且占用印刷电路板（Printed Circuit Board，PCB）的空间；另外，高速的数据通信在布板走线时也更为麻烦。

实用新型内容

本实用新型针对现有技术中，处理器与FPGA之间进行串行通信时，通信速率低，处理器侧需要专门的软件代码干预，以及通信扩展困难的缺陷，以及处理器与FPGA之间进行并行通信时，需要使用专用的双口RAM来实现接口，增加成本，且占用印刷电路板的空间的缺陷，提供一种基于处理器和FPGA的数据交换系统，在不使用专用的双接口模式的存储器（例如双口RAM）的情况下，实现处理器和FPGA之间的并行通信，并且处理器和FPGA之间直接连接。

本实用新型解决其技术问题采用的技术方案是：提供一种基于处理器和现场可编程门阵列的数据交换系统，包括处理器和现场可编程门阵列，所述现场可编程门阵列包括配置为双口随机存储器模式的随机存储器，所述处理器通过所述随机存储器的第一组端口对所述随机存储器进行访问，所述现场可编程门阵列通过所述随机存储器的第二组端对所述随机存储器进行访问。

优选地，所述随机存储器的第一组端口包括第一数据端口、第一地址端口和第一时钟端口，所述随机存储器的第一组端口还包括第一读使能端口和/或第一写使能端口；所述随机存储器的第二组端口包括第二数据端口、第二地址端口和第二时钟端口，所述随机存储器的第二组端口还包括第二写使能端口和/或第二读使能端口。

优选地，所述处理器包括与所述第一数据端口连接的第三数据端口、与所述第一地址端口连接的第三地址端口、以及与所述第一时钟端口连接的第一时钟信号输出端口，当所述随机存储器的第一组端口包括第一读使能端口时，所述处理器还包括与所述第一读使能端口连接的第一读使能信号输出端口，当所述随机存储器的第一组端口包含第一写使能端口时，所述处理器还包括与所述第一写使能端口连接的第一写使能信号输出端口。

优选地，所述第一数据端口通过数据线与所述第三数据端口连接，所述第一地址端口通过地址线与所述第三地址端口连接，所述第一时钟端口通过总线与所述第一时钟信号输出端口连接，所述第一读使能端口通过读控制线与所述第一读使能信号输出端口连接，所述第一写使能端口通过写控制线与所述第一写使能信号输出端口连接。

优选地，所述第三数据端口、所述第三地址端口、所述第一时钟信号输出端口、所述第一读使能信号输出端口以及所述第一写使能信号输出端口为所述处理器的输入输出接口。

优选地，所述现场可编程门阵列包括端口功能模块，所述端口功能模块包括与所述第二数据端口连接的第四数据端口、与所述第二地址端口连接的第四地址端口、以及与所述第二时钟端口连接的第二时钟信号输出端口，当所述随机存储器的第二组端口包括第二读使能端口时，所述现场可编程门阵列还包括与所述第二读使能端口连接的第二读使能信号输出端口，当所述随机存储器的第二组端口包含第二写使能端口时，所述现场可编程门阵列还包括与所述第二写使能端口连接的第二写使能信号输出端口。