[实用新型]一种可切换增益的高线性度混频器

权利要求书

1.一种可切换增益的高线性度混频器电路，其特征是包括：第一跨导单元、第二跨导单元、开关单元、负载单元和电源控制单元；本混频器的射频输入信号、本振信号和中频输出信号为差分信号；其中：射频差分输入信号为RF+/RF-，差分本振信号为L0+/LO-，差分输出中频信号为IF+/IF-； 

第一、二跨导单元都是带尾电流源的共源结构；

所述第一、第二跨导单元的射频差分输入信号端分别连接射频差分输入信号RF+/RF-；所述开关单元的差分本振信号输入端分别连接差分本振信号L0+/LO-；所述开关单元的差分输出中频信号端分别输出差分输出中频信号IF+/IF-；所述负载单元连接在电源VCC和差分输出中频信号端之间；

所述电源控制单元的输入端连接直流电流源；电源控制单元的输出端连接单刀双掷开关SW1的输入端，开关SW1的两个输出端分别接第一、二跨导单元的尾电流源输入端。

2.根据权利要求1所述的可切换增益的高线性度混频器电路，其特征是所述电源控制单元的结构是NMOS晶体管M90的源级接于公共地，晶体管M90的栅极和漏极接于一起，开关SW1的输入端连接晶体管M90的栅极；所述外部电源的电流自晶体管M90的栅极流入；

所述第一跨导单元由NMOS晶体管M1、M3和M91组成，晶体管M1和晶体管M3的源级都接于晶体管M91的漏极，晶体管M1的栅极接于射频信号输入RF+端，晶体管M3的栅极接于射频信号输入RF-端，晶体管M91的栅极接于开关SW1的第一输出端，晶体管M91的源级接于公共地；

第二跨导单元由NMOS管M2、M4、M92、M93和第三电抗元件Z3组成，晶体管M2的源级接于晶体管M92的漏极，晶体管M2的栅极接于射频信号输入RF+端，晶体管M4的源级接于晶体管M93的漏极，晶体管M4的栅极接于射频信号输入RF-端，晶体管M92的栅极和晶体管M93的栅极都接于开关SW1的第二输出端，晶体管M92的源级和晶体管M93的源级接于公共地，第三电抗元件Z3的两端分别接于晶体管M2的源级和晶体管M4的源级；

所述开关单元包括NMOS晶体管 M5、M6、M7和M8；晶体管M5的栅极接于本振信号LO+端，晶体管M5的源级接于晶体管M1漏极和晶体管M2漏极，晶体管M7的栅极接于本振信号LO-端，晶体管M7的源级接于晶体管M3漏极和晶体管M4漏极，晶体管M6的栅极接于本振信号LO-端，晶体管M6的源级接于晶体管M1漏极和晶体管M2漏极，晶体管M8的栅极接于本振信号LO+端，晶体管M8的源级接于晶体管M3漏极和晶体管M4漏极，晶体管M5的漏极和晶体管M7的漏极接于输出中频IF+端，晶体管M6的漏极和晶体管M8的漏极接于输出中频IF-端；

偏置点作用在本振信号L0+和LO-端，保证晶体管 M5、M6、M7和M8工作在饱和区；

所述负载阻抗单元包括第一、二负载阻抗Z1和Z2;第一负载阻抗Z1分别接于电源VCC和输出中频信号IF+端，第二负载阻抗Z2分别接于电源VCC和输出中频信号IF-端。

3.根据其要求2所述可切换增益的高线性度混频器电路，其特征是所述的第一、二中频输出级阻抗Z1和Z2是由电阻、电感、电容或晶体管实现；或者是由电阻、电感、电容或晶体管中的两个或多个的组合。

4.根据其要求2所述可切换增益的高线性度混频器电路，其特征是所述第三电抗元件在Z3是电阻、电感、电容或晶体管；或者是电阻、电感、电容或晶体管中的两个或多个组合实现。