[实用新型]一种高精度带隙基准电压源

说明书

技术领域：

本发明属于集成电路中的带隙基准电压源领域。 

背景技术：

带隙基准电压源是诸多芯片的重要组成电路之一，在需要高精度参考电位的场合有很多应用，比如：比较器、ADC和DAC等，其性能的好坏对芯片性能有很大影响。衡量带隙基准电压源性能的主要指标是温度系数和电源电压抑制比，随着技术的发展和应用的更加苛刻，带隙基准电压源的高精度性能指标要求越来越高。 

现有的传统带隙基准电压源的电路结构如图2所示，它多采用一阶温度补偿方式，它是由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、运算放大器OP1、第五PNP三级管Q5、第六PNP三级管Q6、第七PNP三级管Q7、第五电阻R5、第六电阻R6以及电源VCC1和接地端GND1、基准电压输出端Vref1连接成带隙基准电压源。这种结构很难在民用(-20-85℃)和军用(-40-120℃)的应用场合下达到10ppm／℃以下的温度系数，并且其电源电压抑制比特性也不理想。 

发明内容：

为了克服现有传统带隙基准电压源的温度系数和电源电压抑制比不能满足高精度应用场合要求的不足之处，本发明提出了一种高精度带隙准电压源，参见附图1，它由正温度系数产生电路1、正温度系数补偿电压产生电路2、基准电压输出电路3连接构成；由运算放大器OP、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第一PNP三级管Q1、第二PNP三级管Q2、第一电阻R1、第二电阻R2、电源VCC、接地GND连接成正温度系数电流产生电路1；第四PMOS管PM4、第五PMOS管PM5、第二NMOS管NM2、第三NMOS管NM3、第三PNP三级管Q3、第三电阻R3连接成正温度系数补偿电流产生电路2；由第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第四个PNP三级管Q4、、第四电阻R4、基准电压输出端Vref连接成基准电压输出电路；上述三个电路之间的连接是：第一PMOS管PM1至第七PMOS管PM7的电源供接至电源VCC；第三PMOS管PM3至第七PMOS管PM7的栅极相共接；第一PNP三级管Q1至第四个PNP三级管Q4的基极、发射极相共接；正温度系数补偿电流产生电路中的第五PMOS管PM5的漏极与第二NMOS管NM2的栅极及第二电阻R2的共接点连接至基准电路输出电路3中的第四NMOS管NM4的栅极。 

本发明一种高精度带隙基准电压源的优点是提高了电源电压抑制比，改善了温度系数，适用于高精度要求的场合。 

附图说明：

图1是本发明一种高精度带隙基准电压源电路结构图 

图2是现有技术传统的带隙基准电压源电路结构图 

具体实施方式

发明结合具体实施例参见附图进一步说明如下： 

一种高精度带隙基准电压源电路结构如图1所示，它由如下儿部分构成：由正温度系数电流产生电路1、正温度系数补偿电压产生电路2以及基准输出支路电路3组成。 

上面设计的利用负反馈提高带隙基准源的电源电压抑制比和通过NMOS管分流实现分段温度线性补偿的方法，能非常有效改善现用带隙基准源电源电压抑制比与其温度系数方面的不足之处，具有电路简单明了，而且性能卓越，二是改善效果明显。在参照CSMC0.5μm标准下，在Cadence Spectre仿真器下本带隙基准源在低频下具有83.0dB的电源电压抑制比，在-40.120℃的温度范围内具有8.20ppm/℃的温度系数，这些仿真结果很好的验证了以上措施的有效性。