[实用新型]静电放电检测电路及处理系统

说明书

技术领域

本实用新型涉及静电放电技术领域，特别涉及一种静电放电检测电路及处理系统。

背景技术

静电放电（ESD，Electro-Static Discharge）是造成大多数电子组件或电子系统受到过度电性应力破坏的主要因素，这种破坏会导致半导体器件永久性的损坏，从而导致集成电路功能的失效。而对于系统级芯片，芯片内部电源线上由静电放电产生的静电电压比发生静电放电位置的静电电压要小得多，静电放电引起的芯片失效是逻辑电路运行状态紊乱，而不是直接破坏内部器件。因此，通常采用静电放电检测电路来检测系统级芯片的静电放电，并输出检测信号，通过静电放电处理系统根据检测电路输出的检测信号对静电放电事件进行处理。

图1是现有的一种静电放电检测电路的电路图。参考图1，所述静电放电检测电路包括二极管组11和电阻R。所述二极管组11包括多个串联的二极管，第一个二极管D1的阴极适于连接第一电源线Vdd，最后一个二极管Dn的阳极连接所述电阻R的第一端；所述电阻R的第二端适于连接第二电源线Vss，所述第二电源线Vss提供的电压低于所述第一电源线Vdd提供的电压。所述电阻R的第一端作为所述静电放电检测电路的输出端，适于输出检测信号V1。

当所述第一电源线Vdd上发生静电放电时，所述二极管组11中的所有二极管被击穿，有电流经过所述电阻R，使所述检测信号V1由低电平信号切换为高电平信号。

然而，只有在所述第一电源线Vdd上发生静电放电产生的静电电压大于所述二极管组11中所有二极管的击穿电压之和时，才能将所述二极管组11中的所有二极管击穿，输出高电平的检测信号V1。因此，所述静电放电检测电路不能检测较小的静电电压，检测范围较窄。

更多关于静电放电检测的技术方案可以参考公开号为CN101650394A、发明名称为“静电放电检测装置”的中国专利申请文件。

实用新型内容

本实用新型解决的是现有的静电放电检测电路检测范围窄的问题。

为解决上述问题，本实用新型提供一种静电放电检测电路，所述静电放电检测电路包括：与第一电源线和提供的电压低于所述第一电源线提供的电压的第二电源线连接、适于采样所述第一电源线和第二电源线上的电压以输出控制电压的采样单元；与所述采样单元连接、适于在所述控制电压大于放大器单元的阈值电压时输出检测信号为第一检测信号并在所述控制电压小于放大器单元的阈值电压时输出检测信号为第二检测信号的放大器单元；与所述放大器单元连接、适于调节所述放大器单元的阈值电压的电压调节单元。

可选的，所述放大器单元包括栅极相连的第一PMOS管和第一NMOS管；所述第一PMOS管的栅极为所述放大器单元接收所述控制电压的输入端，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接并作为所述放大器单元输出所述检测信号的输出端。

可选的，所述电压调节单元包括由至少一个PMOS管构成的PMOS管组，所述PMOS管组中的PMOS管成串联结构，每个PMOS管的栅极与各自的漏极连接，所述PMOS管组的一端为所述电压调节单元输入第一电源电压的第一输入端，所述PMOS管组的另一端连接所述第一PMOS管的源极。

可选的，所述电压调节单元包括由至少一个NMOS管构成的NMOS管组，所述NMOS管组中的NMOS管成串联结构，每个NMOS管的栅极与各自的漏极连接，所述NMOS管组的一端为所述电压调节单元输入第二电源电压的第二输入端，所述NMOS管组的另一端连接所述第一NMOS管的源极。

可选的，所述电压调节单元包括由至少一个PMOS管构成的PMOS管组和由至少一个NMOS管构成的NMOS管组；所述PMOS管组中的PMOS管成串联结构，每个PMOS管的栅极与各自的漏极连接，所述PMOS管组的一端为所述电压调节单元输入第一电源电压的第一输入端，所述PMOS管组的另一端连接所述第一PMOS管的源极；所述NMOS管组中的NMOS管成串联结构，每个NMOS管的栅极与各自的漏极连接，所述NMOS管组的一端为所述电压调节单元输入低于所述第一电源电压的第二电源电压的第二输入端，所述NMOS管组的另一端连接所述NMOS管的源极；。

可选的，所述采样单元包括连接于所述第一电源线和所述第二电源线之间串联的第一阻抗元件和第一容抗元件，所述第一阻抗元件和所述第一容抗元件的连接端作为所述采样单元输出所述控制电压的输出端。