[实用新型]静电放电检测电路及处理系统

权利要求书

1.一种静电放电检测电路，其特征在于，包括：

与第一电源线和提供的电压低于所述第一电源线提供的电压的第二电源线连接、适于采样所述第一电源线和第二电源线上的电压以输出控制电压的采样单元；

与所述采样单元连接、适于在所述控制电压大于放大器单元的阈值电压时输出检测信号为第一检测信号并在所述控制电压小于放大器单元的阈值电压时输出检测信号为第二检测信号的放大器单元；

与所述放大器单元连接、适于调节所述放大器单元的阈值电压的电压调节单元。

2.根据权利要求1所述的静电放电检测电路，其特征在于，所述放大器单元包括栅极相连的第一PMOS管和第一NMOS管；所述第一PMOS管的栅极为所述放大器单元接收所述控制电压的输入端，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接并作为所述放大器单元输出所述检测信号的输出端。

3.根据权利要求2所述的静电放电检测电路，其特征在于，所述电压调节单元包括由至少一个PMOS管构成的PMOS管组，所述PMOS管组中的PMOS管成串联结构，每个PMOS管的栅极与各自的漏极连接，所述PMOS管组的一端为所述电压调节单元输入第一电源电压的第一输入端，所述PMOS管组的另一端连接所述第一PMOS管的源极。

4.根据权利要求2所述的静电放电检测电路，其特征在于，所述电压调节单元包括由至少一个NMOS管构成的NMOS管组，所述NMOS管组中的NMOS管成串联结构，每个NMOS管的栅极与各自的漏极连接，所述NMOS管组的一端为所述电压调节单元输入第二电源电压的第二输入端，所述NMOS管组的另一端连接所述第一NMOS管的源极。

5.根据权利要求2所述的静电放电检测电路，其特征在于，所述电压调节单元包括由至少一个PMOS管构成的PMOS管组和由至少一个NMOS管构成的NMOS管组；所述PMOS管组中的PMOS管成串联结构，每个PMOS管的栅极与各自的漏极连接，所述PMOS管组的一端为所述电压调节单元输入第一电源电压的第一输入端，所述PMOS管组的另一端连接所述第一PMOS管的源极；所述NMOS管组中的NMOS管成串联结构，每个NMOS管的栅极与各自的漏极连接，所述NMOS管组的一端为所述电压调节单元输入低于所述第一电源电压的第二电源电压的第二输入端，所述NMOS管组的另一端连接所述NMOS管的源极。

6.根据权利要求1所述的静电放电检测电路，其特征在于，所述采样单元包括连接于所述第一电源线和所述第二电源线之间串联的第一阻抗元件和第一容抗元件，所述第一阻抗元件和所述第一容抗元件的连接端作为所述采样单元输出所述控制电压的输出端。

7.根据权利要求6所述的静电放电检测电路，其特征在于，所述第一阻抗元件为多晶硅电阻、有源区电阻、阱电阻或MOS沟道电阻，所述第一容抗元件为多晶硅-绝缘体-多晶硅电容、金属-绝缘体-多晶硅电容、金属-绝缘体-金属电容、金属-氧化物-金属电容或MOS电容。

8.根据权利要求6或7任一项所述的静电放电检测电路，其特征在于，所述采样单元还包括第二阻抗元件，所述第一容抗元件通过所述第二阻抗元件与所述第一阻抗元件连接，所述第一阻抗元件和所述第二阻抗元件的连接端作为所述采样单元输出所述控制电压的输出端。

9.根据权利要求1所述的静电放电检测电路，其特征在于，所述采样单元包括连接于所述第一电源线和所述第二电源线之间依次串联的第三阻抗元件、第四阻抗元件和由至少一个晶体管构成的晶体管组；所述晶体管组中的晶体管成串联结构，每个晶体管的栅极与各自的漏极连接；所述第三阻抗元件和所述第四阻抗元件的连接端作为所述采样单元输出所述控制电压的输出端。

10.根据权利要求9所述的静电放电检测电路，其特征在于，所述第三阻抗元件为多晶硅电阻、有源区电阻、阱电阻或MOS沟道电阻，所述第四阻抗元件为多晶硅电阻、有源区电阻、阱电阻或MOS沟道电阻。

11.根据权利要求1所述的静电放电检测电路，其特征在于，还包括与所述放大器单元连接并适于将所述第一检测信号或第二检测信号锁存后输出的锁存器单元。