[实用新型]基于DDS芯片的工业烟尘除尘系统有效
申请号: | 201320455682.6 | 申请日: | 2013-07-29 |
公开(公告)号: | CN203483976U | 公开(公告)日: | 2014-03-19 |
发明(设计)人: | 雷海东 | 申请(专利权)人: | 江汉大学 |
主分类号: | B01D46/00 | 分类号: | B01D46/00;B01D46/46 |
代理公司: | 北京三高永信知识产权代理有限责任公司 11138 | 代理人: | 徐立 |
地址: | 430056 湖北省武汉市*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 dds 芯片 工业 烟尘 除尘 系统 | ||
技术领域
本实用新型涉及工业烟尘除尘技术领域,特别涉及一种基于DDS(直接数字式频率合成器,Direct Digital Synthesizer)芯片的工业烟尘除尘装置。
背景技术
随着我国经济的高速发展,环境污染不断加重,环境污染问题渐渐成为经济持续发展的瓶颈。尤其在冶金行业中,冶金所产生的粉尘严重危害人体健康,因此有必要对工业烟尘进行除尘。
目前的工业烟尘除尘装置包括烟随着我国经济的高速发展,环境污染不断加重,环境污染问题渐渐成为经济持续发展的瓶颈。尤其在冶金行业中,冶金所产生的粉尘严重危害人体健康,因此有必要对工业烟尘进行除尘。
目前的工业烟尘除尘装置包括烟尘量检测模块、伺服控制模块和烟尘污染控制模块。烟尘污染控制模块在加料后,通过鼓风机将粉尘吹入粉尘过滤网中以进行除尘处理,烟尘量检测模块通过粉尘检测传感器检测粉尘过滤网中残余粉尘的类型、含量、颗粒直径等信息,伺服控制模块根据烟尘量检测模块检测的残余粉尘的信息生成除尘策略,并根据该除尘策略人工控制烟尘污染控制模块的加料时机和工作时序。
在实现本实用新型的过程中,设计人发现现有技术至少存在以下问题:
现有控制烟尘污染控制模块的加料时机和工作时序的方式容易受到人为因素的干扰,控制精确度不高,因此会增加烟尘污染控制模块的加料次数,造成材料浪费。
发明内容
为了实现上述目的,本实用新型提供了一种基于DDS芯片的工业烟尘除尘系统,能解决现有技术存在的时序控制不精准、增加加料次数、造成材料浪费的问题。
为了实现上述目的,本实用新型实施例提供了一种基于DDS芯片的工业烟尘除尘系统,包括烟尘污染控制模块、与所述烟尘污染控制模块连接的烟尘量检测模块、与所述烟尘量检测模块连接的伺服控制模块、为所述伺服控制模块提供周期信号和同步信号的微处理器、DDS芯片和电源,所述微处理器与所述伺服控制模块连接,所述电源与所述微处理器和所述DDS芯片连接,在所述DDS芯片中,MCLK引脚连接外部时钟源,PSEL0引脚和PSEL1引脚接地,FSYNC引脚、SCLK引脚、SDATA引脚和FSELECT引脚均与微处理器连接,IOUT引脚连接所述烟尘污染控制模块,所述微处理器输入所述DDS芯片的FSELECT引脚的信号与所述周期信号、所述同步信号的频率相同。
优选地,所述系统还包括低通滤波器,所述DDS芯片通过所述低通滤波器与所述工业烟尘除尘装置连接。
优选地,所述外部时钟源的频率高于所述IOUT引脚的输出信号的频率的4倍。
进一步地,所述微处理器输入所述DDS芯片的FSELECT引脚的信号是占空比1:1的第一方波信号。
进一步地,所述同步信号为占空比为1:4的第二方波信号。
进一步地,所述第二方波信号与所述第一方波信号的相移为45度。
进一步地,所述周期信号是占空比是1:4的第三方波信号。
进一步地,所述第三方波信号与所述第一方波信号的相移为225度。
进一步地,所述微处理器的机器周期为0.2ms。
本实用新型实施例提供的技术方案带来的有益效果是:
根据微处理器输出的同步信号与烟尘量检测模块输出的残余粉尘检测信号之间的相位差调整微处理器产生的数据读取信号(微处理器输入DDS芯片的FSELECT引脚的信号)、同步信号和周期信号的频率,DDS芯片在微处理器输出的数据读取信号的作用下,输出时序控制信号以控制烟尘污染控制模块的加料时机和工作时序,这种闭环控制方式不会受到人为因素的影响,且控制精确度很高,不会增加烟尘污染控制模块的加料次数,避免了材料的浪费。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的基于DDS芯片的工业烟尘除尘系统的框图;
图2是图1所示系统中微处理器与DDS芯片的详细框图;
图3a是图1所示系统中微处理器输入DDS芯片的SCLK引脚的信号的示意图;
图3b是图1所示系统中微处理器输入DDS芯片的FSYNC引脚的信号的示意图;
图3c是图1所示系统中微处理器输入DDS芯片的SDATA引脚的信号的示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江汉大学,未经江汉大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320455682.6/2.html,转载请声明来源钻瓜专利网。