[实用新型]一种应用于锁相环中的带开关控制的滤波器电路

权利要求书

1.一种应用于锁相环中的带开关控制的滤波器电路，包括滤波电路主电路，滤波器主电路包括滤波器，其特征是滤波电路主电路还包括在滤波器的信号输入端和信号输出端分别连接的第一开关S1和第二开关S2；所述第一、二开关S1和S2的控制电路构成辅助电路；

所述第一开关S1的控制电路是占空比可调脉冲波产生电路；所述第二开关S2的控制电路是随机信号产生电路。

2.根据权利要求1所述的应用于锁相环中的带开关控制的滤波器电路，其特征是还包括第一选择器和第二选择器；

所述第一选择器的输入端分别连接占空比可调脉冲波产生电路的输出端和一个固定电平，第一选择器的控制信号输入端连接控制信号SEL1；第二选择器的输入端分别连接随机信号产生电路的输出端和一个固定电平，第二选择器的控制信号输入端连接控制信号SEL2。

3.根据权利要求1或2所述的应用于锁相环中的带开关控制的滤波器电路，其特征是所述滤波器包括三个电容C1、C2和C3，以及两个电阻R1和R3；

第一开关S1的输入端作为滤波器主电路的输入端；第二开关S2的输出端作为滤波器主电路的输出端；

第一开关S1的输出端连接电容C2以及电阻R1的一端，C2的另一端接低地；电阻R1的另一端连接电容C1的一端，电容C1的另一端接地；

第二开关S2的输入端连接第一开关S1的输出端，第二开关S2的输出端连接电阻R3的一端，电阻R3的另一端连接电容C3的一端，电容C3的另一端接地。

4.根据权利要求1所述的应用于锁相环中的带开关控制的滤波器电路，其特征是所述占空比可调脉冲波产生电路包括两个D触发器、二输入与门和两级占空比调节电路；

第一D触发器的时钟信号输入端接晶振产生的信号REF；第二D触发器的时钟信号输入端接除法器反馈回来的信号DIV；两个D触发器的D输入端接电源VDD；两个D触发器的 Q端分别连接两级反相器，并且这两级反相器的参数相同；与两个D触发器连接的两级反相器中，它们的最后一级的输出端分别连接到一个二输入与门的输入端，该二输入与门输出端连接两级占空比调节电路；

第一级占空比调节电路包括一个反相器和两个并联的带开关的电容，该反相器的输入端连接二输入与门的输出端，两个并联的带开关的电容的一端都连接在该反相器的输出端，两个并联的带开关的电容的另一端接地；两个带开关的电容的容值比是1:2;

第二级占空比调节电路包括一个反相器和一个压控可变电容，该反相器的输出端连接第一、二D触发器的复位端；所述压控可变电容的一端连接在该反相器的输出端；该反相器的输入端连接第一级占空比调节电路中的反相器的输出端;

两级占空比调节电路中的反相器参数相同。

5.根据权利要求1所述的应用于锁相环中的带开关控制的滤波器电路，其特征是所述随机信号产生电路是由四级D触发器和一个异或门构成的同步时序电路；四级D触发器依次连接；

第一、二和三级D触发器中，前一级触发器的QB端连接下一级触发器的D端；第四级触发器的QB端和第一级触发器的Q端分别连接在异或门的两个输入端，异或门的输出端连接到第一级触发器的D端；所有D触发器的时钟输入端都连接晶振产生的参考时钟信号REF。

6.根据权利要求1所述的应用于锁相环中的带开关控制的滤波器电路，其特征是所述第一、二开关S1和S2是相同的，它们的结构是由一个PMOS晶体管和一个NMOS晶体管并联的管对组成，其NMOS晶体管和PMOS晶体管的控制信号是相反的电平。