[实用新型]一种实时并行多路信号采集系统

说明书

技术领域

本实用新型涉及数据采集系统，特别是一种实时并行多路信号采集系统。

背景技术

基于工控机（PC）的数据采集系统(含高速数据采集卡) 广泛应用于实验室、生产现场、制造车间等场所,数据采集系统通常由四部分组成：传感器及其前置放大电路、转换电路、接口电路和计算机上位机处理。

由于近年来微型计算机日益普及, 且价格低廉；电子集成和弱信号处理方面有很大进展，高速数据采集性能很高，价格也降低了不少，基于计算机及主板上PCI、PCI_E和PXI接口的高速数据采集卡使用也非常方便。所以从系统的适用性和推广性角度考虑,目前，大多数基于计算机的数据采集系统被设计成面向计算机主板总线扩充卡形式。

在基于工控机的数据采集系统的四部分中，传感器及其前置放电路和信号调理转换电路都相对固定且已基本成型；上位机处理上早期采用Visual Basic（简称VB）的编程语言较多，使用Microsoft Visual C++（简称VC++）编程语言处理使用较为普遍。但是在编程上使用VC++语言，较为复杂，在人机界面上也不十分美观；在接口问题主要依据工控机上主板扩展卡类型和信号处理板接口类型。基于工控机机信号采集系统在进行多路型号采集时，高速数据采集卡一般在8-64路通道左右，若采集通道在200路以上，在实时采集上将会非常麻烦，极大增加项目成本和设计周期，甚至无法实现。

发明内容

针对上述情况，为克服现有技术之缺陷，本实用新型之目的就是提供一种实时并行多路信号采集系统，可有效解决基于工控机机信号采集系统在进行多路型号信号采集时成本高、周期长，实现困难的问题。

本实用新型解决的技术方案是，包括传感器、放大器、信号调理器、工控机和显示器，传感器经放大器与信号调理器的输入端相连，信号调理器的输出端与多路扩展模块的输入端相连，多路扩展模块的输出端与工控机上的数据采集卡的输入端相连，工控机与显示器相连。

本实用新型结构新颖独特，简单合理，成本低，使用效果好，有良好的社会和经济效益。 

附图说明

图1为本实用新型的结构连接框式图。

图2为本实用新型多路扩展模块结构连接框式图（其中n为递增的整数，即n=1,2,3,4,5,6,7,8,9……）。

具体实施方式

以下结合附图对本实用新型的具体实施方式作进一步详细说明。

由图1、2给出，本实用新型包括传感器、放大器、信号调理器、工控机和显示器，传感器1经放大器2与信号调理器3的输入端相连，信号调理器3的输出端与多路扩展模块4的输入端相连，多路扩展模块（又称FPGA模块）4的输出端与工控机5上的数据采集卡的输入端相连，工控机5与显示器6相连。

为了保证使用效果，所述的多路扩展模块4由若干（n个）个相同的扩展单元构成，每个单元包括倍频模块7、时钟同步模块9和依次相连的触发器模块8、脉冲宽度检测模块10、第一锁存器11、并串转换模块12、第二锁存器13、高速数据缓存器14，倍频模块7分别接触发器模块8、脉冲宽度检测模块10和高速数据缓存器14，时钟同步模块9分别接第一锁存器11、第二锁存器13和高速数据缓存器14。

所述的放大器2由壳体及壳体内的放大电路构成；所述的脉冲宽度检测模块10实现对每一路脉冲信号的宽度检测；所述的时钟同步模块9将时钟信号和被测脉冲信号产生时序，在被测信号高电平结束时，产生三个时钟信号，分别同步于外部基准时钟，且每个同步时钟之间相互滞后一个基准时钟周期，这三个信号分别用于所存和清零；并串转换模块12为并行的信号脉冲宽度检测结构，按编码形成一个串行队列，经过高速数据缓存器输出时被数据采集卡采集；所述的高速数据缓存器14为一种先入先出的高速数据缓存器（又称高速FIFO）；所述的工控机5上的数据采集卡为高速数据采集卡。

图2中的附图标记7n、8n、9n、10n、11n、12n、13n、14n分别表示倍频模块、接触发器模块、时钟同步模块、脉冲宽度检测模块、第一锁存器、并串转换模块、第二锁存器和高速数据缓存器，分别与倍频模块7、接触发器模块8、时钟同步模块9、脉冲宽度检测模块10、第一锁存器11、并串转换模块12、第二锁存器13和高速数据缓存器14相对应，其中n为递增的整数，即n=1,2,3,4,5,6,7,8,9……，表示扩展单元可以有相同的n个。