[实用新型]半导体器件

说明书

技术领域

本实用新型涉及一种半导体器件，并且更特别地涉及一种沟槽半导体器件。

背景技术

定义高压功率MOSFET的性能的一个关键参数是对限定的阻断电压的良好的导通电阻(Rds(on))。用于实现低Rds(on)的现有解决方法是所谓的场板MOSFET。

为了实现尽可能低的Rds(on) x A，最好尽可能地最小化相邻沟槽之间的台面区宽度以允许台面区的更高掺杂并且提高沟道密度。然而，必须实现到源区和体区的接触对此构成限制。此接触需要最小的空间并且还将遭受或由于光刻步骤或由于在自调节接触情况下的层厚度的变化而导致的定位容差。因此，台面不能够像想要的那样缩小很多。

除了由器件的Rds(on)导致的开态损耗的减少外，开关损耗的减少也是重要的。在许多应用中，使用了MOSFET的体二极管，这会增加由在体二极管传导状态期间的内建电荷导致的开关损耗。该存储电荷Qrr稍后需要作为反向电流在每个开关循环中移除。已知若干措施可以用来减少由于体二极管传导产生的存储电荷。所述措施包括使用单极二极管结构。可是，单极结构需要芯片面积，这将对比面积导通电阻产生负面影响。

在器件直接被驱动到雪崩的二极管的快速换向情况下，Qrr的减少还会改善换向耐久性。在该情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流，以阻止器件的损坏；从而降低电流峰值是有利的。Qrr的减少还与反向恢复电流峰值的减少有关，因此是有益的。

在如图1中示意性地示出的通常熟知的双多晶沟槽MOSFET情况下，仍然需要进一步地改进Rds(on) x A。同时，特别对高阻断电压，需要减少在体二极管传导期间生成的存储电荷Qrr以最小化相关的损耗并且加以改进换向耐久性（ruggedness）。

应当理解的是，在IGBT的情形下，使用VCEsat (集电极-发射极饱和电压)，而不是RDS(on)。在IGBT中，没有体二极管传导，可是，只要由于载流子注入而使器件导通，就会生成存储电荷。结果，VCEsat必须相对开关损耗进行平衡。传导损耗对开关损耗/开关速度的优化与IGBT导通状态的垂直载流子分布相关。该分布的控制和优化，需要在有源栅之间保留有小的台面区，这会导致和MOSFET中同样的接触问题。在IGBT中，接触电阻的限制与上面描述的MOSFET非常类似，可是它会影响栅电极而不是通常不存在的场板（栅极的宽度也可以被最小化，这会导致同样的问题）。

实用新型内容

本实用新型的目的是解决上述问题中的一个或多个。

根据本实用新型，提供一种半导体器件，包括：

第一导电类型的漂移层；

在所述漂移层上的第二导电类型的体区；

在所述体区上的第一导电类型的源区；

穿过源区、体区延伸进入漂移层的沟槽结构，所述沟槽结构包括至少一个栅电极和绝缘结构，

其中，所述绝缘结构的一部分在体区下面延伸，

其中，所述漂移层、源区和体区中的至少一个包括缺陷化的半导体材料。

优选地，所述沟槽结构还包括场板，其中所述绝缘结构将场板与栅电极彼此绝缘，并且将场板和栅电极与漂移层、体区以及源区绝缘。

优选地，所述半导体器件进一步包括用于将所述源区连接到源金属层的接触插塞。

优选地，在相邻沟槽之间限定台面区，所述台面区包括所述源区、体区以及台面漂移区，所述台面漂移区是夹在相邻沟槽之间的漂移层的部分。

优选地，所述接触插塞包括缺陷化的半导体材料。

优选地，所述缺陷化的半导体材料包括金属元素。

优选地，所述半导体器件进一步包括在所述体区中的第二导电类型的重掺杂区。

优选地，所述接触插塞还接触所述体区和所述重掺杂区。

优选地，所述沟槽结构比所述台面区更宽。

优选地，所述源区和体区比所述台面漂移区更宽。

优选地，所述源区和体区比所述台面漂移区宽至少绝缘结构的平均宽度的75%。

优选地，所述源区和体区比所述台面漂移区宽不超过绝缘结构的平均宽度的100%。

优选地，所述金属元素是铂、金、铂、钯、钒或铱。

优选地，所述场板被电耦合到所述源金属层。

优选地，所述场板被电耦合到所述栅电极。

优选地，所述接触插塞是多晶硅插塞或金属插塞。

根据本实用新型，提供一种用于制造半导体器件的方法，包括：

形成第一导电类型的漂移层，

在所述漂移层上形成第二导电类型的体区；