[实用新型]半导体器件

说明书

技术领域

本实用新型涉及一种半导体器件，并且更特别地涉及半导体器件的接触。

背景技术

定义高压功率MOSFET的性能的一个关键参数是对限定的阻断电压的良好的导通电阻(Rds(on))。用于实现低Rds(on)的现有解决方法是所谓的场板MOSFET。

为了改善Rds(on) x A，尽可能地最小化所有几何尺寸以允许大单元密度是十分关键的。因此，场板的宽度也应当被最小化。然而，这导致在接触通常由高掺杂多晶硅层形成的场板方面的问题。由于场板的宽度小且由于所需最小接触孔宽度，现在接触仅通过接触的正面和背面以及底部形成，因为接触的侧壁接触场氧化物。不幸的是，接触孔的底面明显不贡献于低接触电阻，该接触电阻通常由非掩模p+接触注入导致，该非掩模p+接触注入还减小源极多晶硅中的n+掺杂密度。然而，因为场板负责横向补偿台面掺杂，到场板的低电阻接触是必须的。在快速瞬时现象和增加的接触电阻的情况中，可能出现场板的充电占用太多的时间。这将导致局部雪崩事件和增加的开关损耗。

为解决该问题，若干解决方案是已知的：

－提供具有增加宽度的沟槽，以增加的Rds(on)为代价，实现侧壁接触

－以附加成本为代价，提供用于p+接触注入的掩模，防止到源极多晶硅的注入以保持高n+掺杂且确保良好接触

－增加仅接触源极多晶硅的区域中的接触凹槽深度（因为较低体pn结，台面区域中的接触凹槽深度不能被增加）。这增加了正面和背面处的面积且因而改善了接触电阻，然而，这也需要额外的掩模层且增加了成本以及用于沉积插塞材料的高宽比

－接触孔长度可以明显增加以平衡底面处增加的电阻，但是这减小了有效面积且因而对于给定总芯片面积增加了导通电阻

－沟槽宽度在再次实现侧壁接触的沟道端部增加，然而台面宽度在芯片的该部分减小，这导致局部不同的击穿电压。这通常负面地影响器件的雪崩耐久性（ruggedness）。

除了由器件的Rds(on)导致的开态损耗的减少外，开关损耗的减少也是重要的。在许多应用中，使用了MOSFET的体二极管，这会增加由在体二极管传导状态期间的内建电荷导致的开关损耗。该存储电荷Qrr稍后需要作为反向电流在每个开关循环中移除。已知若干措施可以用来减少由于体二极管传导产生的存储电荷。所述措施包括使用单极二极管结构。可是，单极结构需要芯片面积，这将对比面积导通电阻产生负面影响。

在器件直接被驱动到雪崩的体二极管的快速换向情况下，Qrr的减少还会改善换向耐久性。在该情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流，以阻止器件的损坏；从而降低电流峰值是有利的。Qrr的减少还与反向恢复电流峰值的减少有关，因此是有益的。

由此，仍需要进一步改善Rds(on) x A。同时，需要减少在体二极管传导期间生成的存储电荷Qrr以最小化相关的损耗并且改进换向耐久性且允许快速切换。

应当理解的是，在IGBT的情形下，使用VCEsat (集电极-发射极饱和电压)，而不是RDS(on)。在IGBT中，没有体二极管传导，可是，只要由于载流子注入而使器件导通，就会生成存储电荷。结果，VCEsat必须相对开关损耗进行平衡。传导损耗对开关损耗/开关速度的优化与IGBT导通状态的垂直载流子分布相关。该分布的控制和优化，需要在有源栅之间保留有小的台面区，这会导致和MOSFET中同样的接触问题。在IGBT中，接触电阻的限制与上面描述的MOSFET非常类似，可是它会影响栅电极而不是通常不存在的场板（栅极的宽度也可以被最小化，这会导致同样的问题）。

实用新型内容

本实用新型的目的是解决上述问题中的一个或多个。

根据本实用新型的一个方面，提供一种半导体器件，包含：

第一导电类型的漂移层；

漂移层上第二导电类型的体区；

体区上第一导电类型的源区；

位于沟槽中场板和/或栅电极，所述沟槽延伸进入漂移层，

电介质层上的互连层，其中该互连层经由电介质层中的至少两个接触孔电连接到同一场板或同一栅电极，

用于连接源区到互连层的接触插塞，

其中，所述漂移层、源区和体区中的至少一个包括缺陷化的半导体材料。

优选地，在相邻沟槽之间限定台面区，台面区包含源区、体区和台面漂移区，所述台面漂移区是夹置在相邻沟槽之间的漂移层的一部分。

优选地，所述接触插塞包括缺陷化的半导体材料。

优选地，该缺陷化的半导体材料包含金属元素。