[实用新型]基于FPGA的高速串行接口

说明书

技术领域

本实用新型涉及基于FPGA的高速串行接口，属于集成电路数据传输领域。

背景技术

FPGA可以处理的数据形式都是并行数据，所以要实现FPGA与其他器件的通信，一般都需要占用较多的数字I/O引脚，但是随着对信息流量需求的不断增长，芯片的管脚数并不可能无限制的增加，传统的并行接口技术成为进一步提高数据传输速率的瓶颈。而由于串行通信对连接线的要求很小，一般只需要发送和接受两个接口，而且由于硬件工艺和传输工艺的提高，串行通信的通信速率也已经得到了较大的提升，因此，目前的FPGA与外界的接口不能满足日益发展的需求。

发明内容

本实用新型目的是为了解决目前的FPGA与外界的接口不能满足日益发展的需求的问题，提供了一种基于FPGA的高速串行接口。

本实用新型所述基于FPGA的高速串行接口，它包括SFP模块和FPGA，FPGA内构建核心处理器、A/D转换电路、接收FIFO、发送FIFO和D/A转换电路，

SFP模块的电信号输出端与A/D转换电路的模拟信号输入端相连，A/D转换电路的数字信号输出端与接收FIFO的输入端相连，接收FIFO的输出端与核心处理器的数据输入端相连，核心处理器的数据输出端与发送FIFO的输入端相连，发送FIFO的输出端与D/A转换电路的模拟信号输出端与SFP模块的电信号输入端相连。

本实用新型的优点：能实现多通道光纤通信，通信速率可达到1.0625Gbps、2.125Gbps和4.25Gbps；对其他类型的串行通信协议具有一定的通用性；

附图说明

图1是本实用新型所述基于FPGA的高速串行接口的原理框图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式所述基于FPGA的高速串行接口，它包括SFP模块1和FPGA2，FPGA2内构建核心处理器2-1、A/D转换电路2-2、接收FIFO2-3、发送FIFO2-4和D/A转换电路2-5，

SFP模块1的电信号输出端与A/D转换电路2-2的模拟信号输入端相连，A/D转换电路2-2的数字信号输出端与接收FIFO2-3的输入端相连，接收FIFO2-3的输出端与核心处理器2-1的数据输入端相连，核心处理器2-1的数据输出端与发送FIFO2-4的输入端相连，发送FIFO2-4的输出端与D/A转换电路2-5的模拟信号输出端与SFP模块1的电信号输入端相连。

核心处理器2-1选用Altera公司的Quartus II生成的IP核。

SFP模块1能实现光电的转换，并通过光纤与外界进行信息传输，SFP模块1将光信号转换成电信号为再发送给A/D转换电路2-2，经FPGA2处理后的数据要发送出去时，要由SFP模块1将电信号转换成光信号通过光纤发送出去。

本实施方式中所述FPGA2选用的是Altera Stratix II GX系列的FPGA，它拥有四个可配置的高速收发器(Transceiver)通道，每个通道均可配置为单幅或双幅，分别具有8b/10b的SEDERS(Serializer/Deserializer，串行器/解串器)和16b/20b的SEDERS，数据速率分别能达到600Mbps-3.125Gbps和1Gbps-6.25Gbps。

接收FIFO2-3和发送FIFO2-4主要解决不同时钟域之间的数据不同步和数据的位宽转换。

具体实施方式二：本实施方式是对实施方式作进一步说明，FPGA2内还构建有存储器2-6，核心处理器2-1的存储输入输出端与存储器2-6的输入输出端相连。