[发明专利]薄膜晶体管驱动电路及其驱动方法、液晶显示装置

权利要求书

1.一种薄膜晶体管驱动电路，其特征在于，所述驱动电路包括：

多条扫描线；

扫描信号输出端口，用于为每条扫描线加载扫描信号；

逻辑电路，与所述每条扫描线连接，且各逻辑电路连接至控制信号线。

2.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路连接在扫描线的末端。

3.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路由三个P型薄膜晶体管和三个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：

第一P型薄膜晶体管，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连；

第二P型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连；

第三P型薄膜晶体管，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连；

第一N型薄膜晶体管，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连；

第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连；

第三N型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。

4.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路由四个P型薄膜晶体管和四个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：

第一P型薄膜晶体管，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连；

第二P型薄膜晶体管，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连；

第三P型薄膜晶体管，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连；

第四P型薄膜晶体管，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连；

第一N型薄膜晶体管，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连；

第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连；

第三N型薄膜晶体管，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连；

第四N型薄膜晶体管，其栅极与第五节点相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。

5.一种对权利要求1所述的驱动电路进行驱动的方法，其特征在于，所述方法包括：

扫描信号输出端口依次为每条扫描线加载扫描信号，以及

控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号；

当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。

6.如权利要求5所述的方法，其特征在于，若所述扫描信号为关断信号，则加载在扫描线上的输出控制信号不论是否反向都不会改变所述关断信号的电压状态；

若所述扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，则加载在扫描线上的输出控制信号不会改变所述开启信号的电压状态。

7.如权利要求5所述的方法，其特征在于，在所述第二设定时长内：

当所述扫描信号为关断信号时，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变所述关断信号的电压状态；

当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，则加载在扫描线上的输出控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，则加载在扫描线上的控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态。