[发明专利]带有绝缘埋层的沟槽栅功率场效应晶体管

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种沟槽栅功率场效应晶体管。

背景技术

绝缘体上硅（SOI）作为一种理想的介质隔离材料，可以有效的实现高、低功率模块, 以及高、低电压器件之间的隔离，彻底消除电干扰，简化器件的结构设计，而且SOI隔离区面积较结隔离小，大大节约了管芯面积，减小了寄生电容，可以方便地集成不同的电路和器件。因此，SOI技术应用于高压器件及功率集成电路具有明显的优势有广泛的应用前景。

传统高压器件存在硅极限问题，即比导通电阻与击穿电压2.5次方成正比。超结（Super Junction，SJ）结构打破了“硅极限”，使得器件比导通电阻与击穿电压之间的关系变为导通电阻与击穿电压1.32次方成正比。对于高压器件，器件的比导通电阻等于导通电阻与器件面积的乘积，因此器件面积的大小，对器件的比导通电阻有着至关重要的影响。在横向高压器件，其导通电阻主要由接触电阻、源漏区电阻、沟道电阻、积累区电阻及漂移区电阻构成。较长的漂移区以及其较低的掺杂浓度，使得漂移区电阻在横向高压器件导通电阻中所占的比重较大。沟槽栅技术使得高压器件的沟道区及积累区由横向变为纵向，以缩小沟道区和积累区导致的器件面积的增加。那么如果能使器件的漂移区也实现纵向化，对实现超低比导通电阻的横向高压器件具有较为重要的研究意义。

发明内容

本发明所要解决的技术问题是，提供一种高性能的沟槽栅功率场效应晶体管。

为了解决上述问题，本发明提供了一种带有绝缘埋层的沟槽栅功率场效应晶体管，包括：源极层和漏极层，所述源极层设置在衬底的第一表面，所述漏极层设置在衬底与第一表面相对的第二表面；掺杂阱层，所述掺杂阱层设置在所述源极层和漏极层之间，且与所述源极层和漏极层贴合，所述源极层和漏极层具有第一导电类型，所述掺杂阱层具有第二导电类型；栅极，所述衬底的第一表面进一步具有一第一沟槽，所述第一沟槽内填充栅介质层，所述栅介质层中进一步具有一第二沟槽，所述栅极设置在所述沟槽内；进一步包括一辅助耗尽层，所述辅助耗尽层设置在所述栅介质层与漏极层在第一沟槽底面的交界处，且在垂直于衬底表面的方向上与所述栅极不交叠，所述辅助耗尽层具有第二导电类型。

可选的，所述掺杂阱层在垂直于衬底表面的方向包括由Si_1-xGe_x/Si构成的异质结，其中x大于0且小于1。

可选的，所述栅极包括由不同材料构成的第一栅层和第二栅层，所述第一栅层和第二栅层在垂直于衬底表面的方向上堆叠设置；所述第一栅层的材料为N型多晶硅，第二栅层的材料为P型多晶硅

可选的，所述源极层的材料为锗。

可选的，所述第一导电类型为N型，第二导电类型为P型。

可选的，所述第一导电类型为P型，第二导电类型为N型。

本发明的优点在于，在漏极层和栅介质层之间引入辅助耗尽层，在源极层和漏极层之间处于高电压状态时，辅助耗尽层可以漏极层的漂移区进行相互耗尽，起到双重降低表面电场的作用，既可以增大器件的击穿电压，还可以使用更高的漂移区掺杂浓度，降低器件的比导通电阻。

附图说明

附图1所示是本发明具体实施方式所述晶体管的结构示意图。

附图2是本发明一种另一种具体实施方式的结构示意图。

具体实施方式

下面结合附图对本发明提供的一种带有绝缘埋层的沟槽栅功率场效应晶体管的具体实施方式做详细说明。

附图1所示是本发明具体实施方式所述晶体管的结构示意图，包括衬底10中的源极层20、漏极层30、掺杂阱层40、以及栅极50。

继续参考附图1，所述源极层20设置在衬底10的第一表面，所述漏极层30设置在衬底10与第一表面相对的第二表面。所述掺杂阱层40设置在所述源极层20和漏极层30之间，且与所述源极层20和漏极层30贴合。本具体实施方式中，所述源极层20和漏极层30的导电类型为N型，所述掺杂阱层40的导电类型为P型。在其它的具体实施方式中，上述导电类型也可以互换。