[发明专利]FLASH芯片及应对FLASH芯片异常掉电的擦除或编程方法

说明书

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及应对FLASH芯片异常掉电的擦除或编程的方法；其中，所述应对FLASH芯片异常掉电的擦除或编程方法包括：读取FLASH芯片中掉电保护单元；当掉电保护单元存储有地址信息时，获取地址信息；地址信息为FLASH芯片在擦除过程中异常掉电时，掉电保护单元记录的当前擦除区域的地址信息；根据地址信息，对地址信息对应的存储阵列中区域进行过擦除修正；以及当过擦除修正完成后，对FLASH芯片进行擦除或编程。本发明提供的方法，利用掉电保护单元记录的地址信息，在FLASH芯片异常掉电后再次进行擦除或编程时，对地址信息所对应区域中存储单元进行过擦除修正，减少了存储阵列中较大漏电流存储单元的数量，提高FLASH芯片的可靠性。

技术领域

本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及应对FLASH芯片异常掉电的的擦除或编程的方法。

背景技术

FLASH芯片包括NAND型FLASH芯片和NOR型FLASH芯片，FLASH芯片的使用是指FLASH芯片反复的擦除、编程及读取的过程。

图1示出的是现有技术中NOR型FLASH芯片存储阵列结构示意图；参考图1，包括电源线SL1-SLn、位线BL1-BLn、字线WL1-WLn（其中，n为大于1的整数)及存储单元11。以对擦除区域12进行擦除为例，擦除区域12为位线BL1-BLn和字线WL2-WL4所限定的区域。为对擦除区域12进行擦除，在字线WL2-WL4上施加应力负电压V_Erase，电源线SL2-SL4及位线BL1-BLn悬空，衬底施加正电压。以此，擦除区域12内字线施加的应力负电压V_Erase作用于与字线连接的存储单元的控制栅极，存储单元浮栅中的电荷离开浮栅进入沟道，存储单元的阈值电压降低，实现对擦除区域12的擦除。现有技术中，在对擦除区域12进行擦除完成后，需要进一步进行过擦除修正，以保证擦除区域不存在漏电流较大的存储单元。

图1a示出的是现有技术中FLASH芯片存储阵列结构示意图；参考图1a，对擦除区域12进行过擦除修正，在擦除区域12字线WL2-WL4及电源线SL2-SL4施加0V，位线BL1-BLn上施加漏压VD，以检测每条位线BL上的电流；以及当检测到某条位线BL上有较大的漏电流时，则确定该位线BL上存在阈值电压过低的存储单元，进而利用沟道热电子注入等方式提升位线BL上阈值电压较低的存储单元，保证擦除区域12内的存储单元都具有较小的漏电，以此完成过擦除修正。

现有技术中，在FLASH芯片擦除过程中，若FLASH芯片异常掉电，此时可能存在在擦除完成后未进行过擦除修正；以此，擦除区域可能存在较多较大漏电流的存储单元。因擦除区域存在较大漏电流的存储单元，使得在对较大漏电流存储单元所在位线BL上的存储单元进行读取或验证操作时，就会发生误读，导致对FLASH芯片读取数据的误读，降低FLASH芯片记录数据的准确性，进而降低FLASH芯片的可靠性。可靠性是指闪存的数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数，其中，数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失，仍可以有效读出的能力。

发明内容

为减少FLASH芯片的误读，提高FLASH芯片的可靠性，本发明实施例提供了一种FLASH芯片以及应对FLASH芯片异常掉电的擦除或编程方法。

在第一方面，本发明实施例提供了一种FLASH芯片，包括：

控制逻辑单元，输入输出接口单元和缓冲器；

所述输入输出接口单元连接于所述缓冲器；

所述缓冲器连接于所述控制逻辑单元，用于接收擦除、编程或读取指令及数据地址；其特征在于，还包括：

掉电保护单元，所述掉电保护单元连接于所述控制逻辑单元，用于FLASH芯片在擦除过程中异常掉电时，记录FLASH芯片存储阵列中当前擦除区域的地址信息；以及