[发明专利]基于FPGA的多通道高速图像数据采集和存储系统

权利要求书

1.一种基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，该系统包括信号调理模块(1)、A／D转换模块(2)、高速数据传输模块(3)、FPGA控制模块(4)、阵列式存储模块(5)、通讯模块(6)和可调配置模块(7)，其中，信号调理模块(1)、A／D转换模块(2)、高速数据传输模块(3)和FPGA控制模块(4)依次连接，FPGA控制模块(4)还同时连接于阵列式存储模块(5)、通讯模块(6)和可调配置模块(7)，并通过通讯模块(6)与上位机进行数据交互。

2.根据权利要求1所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述信号调理模块(1)至少包括2个双通道精密差分放大器，用于对高速图像传感器输出的模拟信号进行单端转差分操作，进而提高信号抗干扰能力以及信号采集精度。

3.根据权利要求2所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述每个双通道精密差分放大器分别具有两个输入端，每个输入端分别连接至高速图像传感器的一路模拟信号输出，以将多路模拟的单端信号转换为差分信号，信号放大比率为1∶1，以提高信号抗干扰能力和信号采集精度。

4.根据权利要求1所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述A／D转换模块(2)至少包括2个双通道A／D转换器，用于对信号调理模块(1)输出的差分信号进行模数转换，其输入端分别与所述的至少2个双通道精密差分放大器的模拟信号输出端相连。

5.根据权利要求4所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述双通道A／D转换器内置采样保持电路和参考电压，时钟信号由外部输入，2个A／D转换器同时并行工作；其与FPGA控制模块通过时钟CLK、使能OE及控制信号线相连，并受其控制。

6.根据权利要求1所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述高速数据传输模块(3)至少包括2个高速并行-串行转换器，用以将A／D转换器输出的并行数据进行高速串行化，其输出电平符合LVDS标准，提高数据抗干扰能力及传输速率，减少所需管脚数目。

7.根据权利要求6所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述高速数据传输模块(3)的输入端分别与至少2个双通道A／D转换器的并行数据输出端相连，将A／D转换器输出的并行数据转化为高速串行数据输出，串行输出的电平符合LVDS标准。

8.根据权利要求1所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述FPGA控制模块(4)至少包括1个高性能FPGA芯片41，用于做数据接收、数据存储和读出、USB读写控制、偏置控制、参数设置、以及数据交互中的指令解析等工作。

9.根据权利要求8所述的基于FPGA的多通道高速图像数据采集和存储系统，其特征在于，所述FPGA控制模块(4)包括数据接收整理单元(411)、数据写入缓存单元(412)、存储阵列控制单元(413)、指令解析单元(414)、数据读出缓存单元(415)、USB读写控制单元(416)、偏置控制单元(417)、参数配置单元(418)和时钟产生单元(419)，其中：

数据接收整理单元(411)与高速数据传输模块(3)的输出端相连接，存储阵列控制单元(413)与阵列式存储模块(5)相连接，数据接收整理单元(411)、存储阵列控制单元(413)与数据写入缓存单元(412)、数据读出缓存单元(415)一起构成图像数据的写入、读出通道；

USB读写控制单元(416)与通讯模块(6)相连接，与指令解析模块、通讯模块一起组成数据交互、指令分析、任务分配核心；

偏置控制单元(417)与可调偏置输出模块(7)通过SPI接口相连接，用于输出控制信号，调节偏置电压输出所需电平，提供给图像传感器使之正常工作；

时钟产生单元(419)分别与外部的高速图像传感器、A／D转换模块(2)、高速数据传输模块(3)的相连接，用于生成时钟并输出，以控制图像传感器工作帧率、A／D转换速率、数据传输速率；

参数配置单元(418)与外部的高速图像传感器通过SPI接口相连接。