[发明专利]一种基于FPGA的多串口并行处理架构在审
| 申请号： | 201310693940.9 | 申请日： | 2013-12-18 |
| 公开（公告）号： | CN103713543A | 公开（公告）日： | 2014-04-09 |
| 发明（设计）人： | 王楠;刘玉升;邵磊 | 申请（专利权）人： | 国核自仪系统工程有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 上海申汇专利代理有限公司 31001 | 代理人： | 俞宗耀;俞昉 |
| 地址： | 200241 上海市闵*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 串口 并行 处理 架构 | ||
【权利要求书】：
1.一种基于FPGA的多串口并行处理架构，包括收发器、FPGA可编程逻辑芯片和处理器CPU，CPU通过CPU接口总线与所述FPGA芯片连接，其特征在于：在所述FPGA 芯片内部通过硬件描述语言设计多个UART核和与各UART核相对应的多个协处理器MCU；所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器，各嵌入式存储器配置为可以读写操作的双端口模式；所述多个UART核与多个相对应的所述收发器通过RS232/RS422/RS485接口连接。
2.根据权利1要求所述的一种基于FPGA的多串口并行处理架构，其特征在于：所述FPGA芯片内由相对应的UART核、协处理器MCU和嵌入式存储器依次连接组成的多路串行通道，各通道互相独立，CPU可同时扫描并处理所有通道的外设信息。
3.根据权利1要求所述的一种基于FPGA的多串口并行处理架构，其特征在于：所述协处理器MCU完成数据链路层工作，所述处理器CPU完成应用层工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国核自仪系统工程有限公司，未经国核自仪系统工程有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310693940.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：带罩盖式搅拌装置
- 下一篇：一种简易玻璃珠混合振荡器
