[发明专利]一种解决RapidIO总线链路响应包丢失的容错电路

说明书

技术领域

本发明属于计算机硬件技术领域，具体涉及解决RapidIO总线链路响应包丢失的容错电路及重传方法。

背景技术

RapidIO总线在与其链路伙伴连续进行通信时，有较小可能出现链路响应包丢失的情况。传统的解决方案是：当检测到有响应包丢失，则从本帧的第一个数据包起，所有的请求包均重传，响应包均丢弃，这样虽然能够解决问题，但严重影响RapidIO总线的通信效率，导致其通信速率大幅降低。

发明内容

为了解决背景技术中提及的上述问题，本发明提供了一种解决RapidIO总线链路响应包丢失的容错电路及重传方法，能够仅仅重传丢失的数据包及丢失数据包之后的其他数据包，提高了RapidIO总线在出现链路响应包丢失时的通信效率。

本发明的技术解决方案是：

一种解决RapidIO总线链路响应包丢失的容错电路，其特殊之处在于：包含数据存储电路、将数据存储电路存储的请求包的传输ID和从RapidIO总线接收到的响应包的传输ID进行比较的数据比较电路以及数据包传输电路；数据存储电路的传输ID输出端通过数据比较电路与数据包传输电路连接，数据存储电路的数据输出端与数据包传输电路连接。

数据存储电路包括FIFO和数据存储管理电路，数据存储管理电路通过FIFO与数据比较电路连接。

数据包传输电路包括依次连接在数据比较电路的输出端的多路选择器和RapidIO接口电路。

数据比较电路为比较器。

一种解决RapidIO总线链路响应包丢失的重传方法，其特殊之处在于：包括以下步骤：

（1）主机将请求包发送给数据存储电路，数据存储电路对数据进行整理后，请求包的关键参数将被储存在数据存储电路中；关键参数包括地址、数据、传输ID以及数据长度；同时，关键参数中的数据被送至数据包传输电路中，数据包传输电路进行正常数据发送操作；

（2）数据比较电路等待RapidIO总线链路发回响应包，数据比较电路收到RapidIO总线链路发回的响应包后，数据比较电路提取响应包中返回的传输ID，并与步骤1中存储在数据存储电路中的传输ID进行比较；

（3）当比较结果一致，数据比较电路输出控制信号至数据包传输电路，数据存储电路中的关键参数将被丢弃；

当比较结果不一致，数据比较电路输出控制信号至数据包传输电路，并从数据存储电路中取出步骤1存储的关键参数，数据包传输电路组建丢失的数据包并完成发送。

本发明的优点在于：本发明在电路内部增加数据存储电路、数据比较电路以及数据包传输电路，能够迅速检测当前数据包的响应包是否丢失，并在丢失时重传丢失的数据包，从而大大提高RapidIO总线在出现链路响应包丢失时的通信效率。

附图说明

图1是本发明的电路原理框图；

图2是本发明容错电路的具体电路图；

图3是本发明所提供系统的较佳实施例架构示意图。

具体实施方式

如图1，一种解决RapidIO总线链路响应包丢失的容错电路，包含数据存储电路、数据比较电路以及数据包传输电路；数据存储电路通过数据比较电路与数据包传输电路连接。

如图2，数据存储电路包括一个64位宽、512位深的FIFO和数据存储管理电路，数据存储管理电路通过FIFO与数据比较电路连接。

数据存储管理电路的功能是：在主机正常发送请求包时，将发送数据的地址、数据、传输ID、数据长度组成数组存储在FIFO中。

数据比较电路包括比较器，数据比较电路可以是8位比较器，当接到从数据存储电路存储的请求包的传输ID和响应包的传输ID，进行比较，并输出比较结果到数据包传输电路；

数据包传输电路，可以采用现有的数据包传输电路，其在接到数据比较电路输出的比较结果时，根据结果，若比较结果相等则数据包传输电路不做任何操作，若比较结果不相等则根据数据存储电路发送的响应包的数据重新组帧，并发送重传请求，通知数据存储电路进行读操作，将数据送至数据包传输电路进行组帧发送，直到数据存储电路中的FIFO被读空。

一种解决RapidIO总线链路响应包丢失的重传方法，其特征在于：包括以下步骤：

（1）主机将请求包发送给数据存储电路的数据存储管理电路，数据存储管理电路对数据进行整理后，请求包的关键参数将被储存在FIFO中；关键参数包括地址、数据、传输ID以及数据长度；同时，关键参数中的数据被送至数据包传输电路的多路选择器中，RapidIO接口电路进行正常数据发送操作；