[发明专利]一种半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制备领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，而对于集成电路中各电器元件的质量要求也越发严格。为此，集成电路制备工艺也不断革新，以提高制得的集成电路电器元件的质量。

如在COMS制备工艺中，后栅(gate last)工艺已逐渐取代前栅(gate first)工艺以提高栅极的质量。所谓前栅工艺是指，在半导体衬底的介质层内形成栅极开口后，直接于栅极开口内填充栅极材料，形成栅极，之后进行源漏注入，并进行退火工艺以激活源漏中的离子，从而形成源区和漏区。但前栅工艺中，在退火工艺中，栅极不可避免地会受到高温加热，其会导致晶体管的阈值电压Vt漂移，从而影响半导体器件的电学性能。而在后栅工艺中，先在介质层的栅极开口内形成伪栅（如多晶硅),并在形成源区和漏区后，去除伪栅，形成栅沟槽，并填充栅极材料，以形成栅极。后栅工艺成功地避开了形成源区和漏区时引入的高温而对于栅极的损伤，从而改善形成的半导体器件的电学性能。

在后栅工艺的伪栅去除工艺中，湿法刻蚀工艺去除伪栅中的伪栅材料的效率低，且刻蚀成本大；采用干法刻蚀工艺可高效去除伪栅材料，但干法刻蚀的刻蚀选择比较低，在去除伪栅材料的同时，会伤及伪栅中，位于伪栅材料下方的栅介质层。

因而曾有人尝试，先以干法刻蚀工艺去除大部分的伪栅材料，之后再以湿法刻蚀工艺去除剩余的伪栅材料，采用上述干法刻蚀和湿法刻蚀结合的方式，以提高伪栅材料去除的效率。但即使如此，在后栅工艺中仍然会出现伪栅材料过刻蚀而伤及伪栅材料下方的栅介质层的现象。

为此，如何提高伪栅材料的刻蚀效率，在完全去除伪栅材料的同时，避免对于伪栅材料下方的栅介质层的损伤是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，在提高去除伪栅材料效率的同时，可有效避免伪栅材料下方的栅介质层受到损伤。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成栅介质层；

在所述栅介质层上方形成第一材料层；

在所述第一材料层上方形成阻挡层；

在所述阻挡层上方形成第二材料层；

依次刻蚀所述第二材料层、阻挡层、第一材料层和栅介质层，形成伪栅堆叠；

刻蚀所述第二材料层，至露出所述阻挡层；

去除所述阻挡层；

采用湿法刻蚀工艺去除所述第一材料层，形成栅极开口；

在所述栅极开口内填充满金属材料，形成栅极。

可选地，所述阻挡层材料为氮化硅、氮氧化硅或碳氧化硅。

可选地，

所述阻挡层与第二材料层的厚度比为：1:8至2：65；

所述阻挡层与第一材料层的厚度比为：1:5至1:1。

可选地，所述第一材料层的厚度为至所述阻挡层的厚度为至

可选地，所述第一材料层和第二材料层为多晶硅层。

可选地，去除所述第一材料层的湿法刻蚀工艺采用的刻蚀剂为TMAH。

可选地，所述湿法刻蚀工艺的条件为：TMAH的体积百分比浓度为2%～20%，温度为30℃～60℃，时间为100s～300s。

可选地，去除所述第二材料层的方法为干法刻蚀，去除所述阻挡层的方法为干法刻蚀或湿法刻蚀。

可选地，采用湿法刻蚀去除所述阻挡层的刻蚀剂为DHF。

可选地，所述DHF的体积百分比浓度为0.2%～0.1%。

可选地，采用干法刻蚀去除所述阻挡层的工艺包括：控制反应腔的气压为3～10mtoor，偏置电压为100～250V，射频功率为100～400W，温度为45～60℃，所采用的刻蚀气体为含有CF₄、O₂和Ar的等离子体。

可选地，采用干法刻蚀去除所述第二材料层的刻蚀剂为含有HBr、O₂和Cl₂的混合气体。

与现有技术相比，本发明的技术方案具有以下优点：