[发明专利]嵌入式存储器测试系统

说明书

本申请案涉及一种嵌入式存储器测试系统。本发明涉及一种用于测试嵌入式存储器的可编程内建自测试pBIST系统，其中将需要不同测试条件的多个存储器并入于SOC中。存储测试设置数据的pBIST只读存储器经组织以消除针对类似嵌入式存储器的测试设置数据的多个实例。

技术领域

本发明的技术领域是高速存储器测试，且更特定来说，涉及一种用于嵌入式存储器的内建自测试(BIST)系统。

背景技术

测试所制作的集成电路以确定恰当操作始终一直是具挑战性的任务，特别是关于板上存储器功能来说。存在由设计缺陷导致的两种主要类型的装置失灵。当按不提供用于既定使用用途的恰当功能的设计规范制造集成电路时，出现设计缺陷。此缺陷影响任何所制造的集成电路直到设计缺陷被校正为止。集成电路制造者在将大量装置装运到客户之前必须检测并校正此类缺陷以避免成本昂贵的召回。相比于设计缺陷，制造缺陷涉及集成电路的制造中的某一故障。制造缺陷一般将影响不足所制造的所有部件。通过识别并校正制造故障来校正此类缺陷。

大多数集成电路制造者在装运到顾客之前测试集成电路是否恰当操作。增加的集成电路复杂性使得此测试越来越困难。并非依赖于越来越昂贵的外部测试装置，许多制造者使用内建自测试(BIST)来测试集成电路。BIST在集成电路上使用经设计而仅仅用以测试集成电路的电路。当在电路操作中自动地或由外部测试装置触发时，BIST电路产生在普通电路硬件上运行的测试条件集。集成电路在测试之后的状态与预期状态的比较指示集成电路是否通过。此测试的实例为向读取/写入存储器写入及重新调用所写入的数据。所写入数据与所读取数据之间的匹配通过所述测试。BIST通常涉及其它更复杂的测试。

BIST的子集是使用由指令集编程的通用测试引擎的可编程内建自测试(pBIST)。此测试指令集通常存储于集成电路上在只读存储器(ROM)中且包含针对所述集成电路特别开发的指令。pBIST使得硬件及测试指令的重新使用能够覆盖一系列的类似但不等同的集成电路。

标题为“基于ROM的存储器测试(ROM-Based Memory Testing)”的第7,324,392号美国专利包含对供在pBIST中使用的示范性指令集的描述。此专利以全文引用的方式并入本文。

在常规VLSI系统中，在三个步骤中完成存储器测试。在第一步骤中，硬连线逻辑(通常可通过第三方供应商获得，实例为memBIST(MBIST))使用在将装置提交到下线之前开发的算法。确定硬连线逻辑的详细构成此时并不可行。不可能预测适当的硬件电路，因为必要的信息在工艺评定窗期间来自工艺模型驱动器。第二，常规存储器测试试图使用基于CPU的技术来缩小测试差距。这些技术具有若干个限制。主要限制是与在大部分地不可存取的存储器功能的CPU接口。不能够进行对所有存储器的背靠背存取是另一严重限制。第三，在于装置呈晶片形式时进行存储器测试期间，无法以完全处理器速度实现直接存储器存取(DMA)外部存储器存取。此可导致不能观察到显著数目的故障。

发明内容

SOC(芯片上系统)通常含有多个存储器。采用pBIST(可编程内建自测试)模块来测试嵌入式存储器。

本发明描述pBIST内的新颖ROM(只读存储器)组织，其减少存储存储器测试及配置信息所需的ROM的量。

附图说明

在图式中图解说明本发明的这些及其它方面，图式中：

图1是构建到现有技术的CPU/存储器功能中的可编程BIST(pBist)单元的框图；

图2是现有技术的pBist控制器的详细框图；

图3是图解说明由以下三个地址分量寻址的现有技术实例性两块存储器的图：列地址；行地址；及块地址；

图4展示具有分布式数据记录的pBIST架构。

具体实施方式