[发明专利]由安全关键系统中的可编程电路测试存储器的装置和方法

权利要求书

1.一种用于测试至少一个随机访问存储器电路的方法，包括：

由随机访问存储器测试电路接收要发起至少一个随机访问存储器电路的测试的信号，所述测试电路被连接至总线，处理器和所述至少一个随机访问存储器电路与所述总线连接，所述至少一个随机访问存储器电路包括至少第一存储器分块；

确定所述总线并未被保留；

由所述测试电路保留所述总线；

经由所述总线将所述第一存储器分块中所包括的第一应用数据读取至所述测试电路；

将所述第一应用数据存储至与所述测试电路相关联的存储器；

由所述测试电路经由所述总线将至少一个第一数据模式写入所述第一存储器分块；

由所述测试电路经由所述总线从所述第一存储器分块读取至少一个第二数据模式；

由所述测试电路将所述至少一个第一数据模式与所述至少一个第二数据模式进行比较以验证存储所述第一存储器分块的第一随机访问存储器电路的正确工作，所述第一随机访问存储器电路处于所述至少一个随机访问存储器电路之中；

在所述第一随机访问存储器电路正确工作的情况下将所述第一应用数据经由所述总线写回所述第一存储器分块；以及

由所述测试电路释放所述总线。

2.根据权利要求1所述的方法，所述方法进一步包括：

如果所述总线的分配并非必须用于存储器测试以外的其它目的则为所述测试电路保留所述总线；以及

由所述测试电路对所述至少一个随机访问存储器电路中所包括的第二存储器分块进行测试。

3.根据权利要求1或2所述的方法，所述方法进一步包括：

将关于要对其执行存储器测试的至少一个存储器分块的信息存储到所述测试电路中的至少一个第一寄存器中。

4.根据权利要求3所述的方法，其中关于所述至少一个存储器分块的信息是地址范围。

5.根据权利要求3所述的方法，所述方法进一步包括：

由所述处理器检测引导信号；以及

将所述至少一个随机访问存储器电路要被完全测试的信息存储到所述测试电路中的所述至少一个第一寄存器中。

6.根据权利要求1-2中任一项所述的方法，所述方法进一步包括：

将关于用于以信号通知所述至少一个随机访问存储器电路的测试的发起的调度的信息存储到所述测试电路中的至少一个第二寄存器中。

7.根据权利要求1-2中任一项所述的方法，所述方法进一步包括：

将存储器测试算法存储到与所述测试电路相关联的程序存储器中。

8.根据权利要求1-2中任一项所述的方法，其中由所述测试电路保留所述总线的步骤包括：

在所述总线上从所述测试电路传输保留信号。

9.根据权利要求1-2中任一项所述的方法，其中由所述测试电路保留所述总线的步骤包括：

从所述测试电路向总线仲裁器电路传输保留信号；以及

将确认信号接收至所述测试电路。

10.根据权利要求9所述的方法，其中由所述测试电路保留所述总线的步骤包括：

将与所述保留信号和所述测试电路的总线地址相关的信息添加至所述总线仲裁器电路的队列。

11.根据权利要求1-2中任一项所述的方法，其中所述第一存储器分块包括所有干扰源存储器单元和所有受扰存储器单元，所述干扰源存储器单元能够改变所述受扰存储器单元的状态。

12.根据权利要求1-2中任一项所述的方法，其中所述第一存储器分块包括在所述至少一个随机访问存储器电路之中的所述第一随机访问存储器电路的地址解码器的子单元内的所有地址。

13.根据权利要求1-2中任一项所述的方法，其中所述至少一个第一数据模式包括棋盘数据模式、跨步测试数据模式和用于跳步模式测试的跳步模式中的至少一个。

14.根据权利要求1-2中任一项所述的方法，其中所述处理器、所述测试电路、所述总线和所述至少一个存储器电路被包括在芯片组中。

15.根据权利要求1-2中任一项所述的方法，其中所述处理器、所述测试电路和所述总线被包括在单个芯片中。