[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在超低k介电层中形成铜金属互连层之后通过化学机械研磨露出超低k介电层的实施方法。

背景技术

随着半导体器件尺寸的不断减小，铜金属互连层之间的电容性串音的影响日益显著。为了解决电容性串音的问题，在铜金属互连层之间布置超低k介电层（介电常数小于2.5）是一种很好的解决问题的方式。

对于半导体器件中的逻辑电路而言，铜金属互连层的层数达到数层乃至十数层，每一层铜金属互连层分别形成于相应的铜金属互连结构。如图1A所示，形成有前端器件的半导体衬底100上形成有自下而上层叠的第一超低k介电层101、蚀刻停止层103、第二超低k介电层104、缓冲层105和金属硬掩膜层106，第一超低k介电层101中形成有与所述前端器件连通的第一铜金属互连层102，第二多孔低k介电层104中形成有与第一铜金属互连层102连通的第二铜金属互连层108，为了防止第二铜金属互连层108中的铜向第二多孔低k介电层104中的扩散，在形成第二铜金属互连层108之前，先要形成铜金属扩散阻挡层107。此外，金属扩散阻挡层107和第二铜金属互连层108之间还形成有铜金属种子层，为了简化，图示中未予示出。

接下来，实施化学机械研磨以露出第二多孔低k介电层104。现有的研磨实施步骤包括：首先，如图1B所示，采用具有高研磨速率的研磨液去除第二铜金属互连层108高出铜金属扩散阻挡层107的部分中的大部分；接着，如图1B所示，采用具有低研磨速率的研磨液去除第二铜金属互连层108高出铜金属扩散阻挡层107部分的其余部分，露出铜金属扩散阻挡层107；最后，研磨去除位于第二多孔低k介电层104之上的自下而上层叠的缓冲层105、金属硬掩膜层106和铜金属扩散阻挡层107，与此同时，第二多孔低k介电层104的一部分也被去除。

由于铜金属扩散阻挡层107、金属硬掩膜层106、缓冲层105、和第二多孔低k介电层104的构成材料通常分别优选Ta/TaN、TiN、TEOS（正硅酸乙酯）和Black Diamond（具有低介电常数的碳化硅，简称BD），在上述研磨过程的最后一步，研磨液对TiN、TEOS和BD的研磨速率比大约为1:3:3，因此，当研磨过程从TiN移至TEOS时，研磨速率存在突然加快的问题，进而造成对研磨过程进行控制的稳定性变差。在同一研磨操作台上通常同时放置多个晶圆，对研磨过程进行控制的稳定性变差将会导致不同晶圆之间的厚度差异变大，进而造成晶圆的可靠性失效，例如阈值电压或者电迁移失效。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、超低k介电层、缓冲层和金属硬掩膜层；在所述超低k介电层中形成铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔的侧壁和底部以及所述金属硬掩膜层上沉积形成铜金属扩散阻挡层；在所述铜金属扩散阻挡层上形成铜金属互连层；分三步实施化学机械研磨，直至露出所述超低k介电层。

进一步，所述分三步实施化学机械研磨包括：实施第一化学机械研磨，以去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的大部分；实施第二化学机械研磨，以依次去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的其余部分、位于所述金属硬掩膜层之上的所述铜金属扩散阻挡层和所述金属硬掩膜层；实施第三化学机械研磨，以去除所述缓冲层。

进一步，所述第一化学机械研磨的研磨液对所述铜金属互连层具有高研磨速率。

进一步，所述第二化学机械研磨的研磨液对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨速率相同，所述研磨液的PH值为8.0-9.0，包含对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨选择性相同的组分。

进一步，所述研磨液的PH值为8.5，包含磷酸。

进一步，采用研磨终点控制法终止所述第二化学机械研磨，即实施所述第二化学机械研磨直至露出所述缓冲层。

进一步，采用研磨时间控制法终止所述第三化学机械研磨，即实施所述第三化学机械研磨直至置于研磨操作台的同一批晶圆中的所述缓冲层全部被去除。