[发明专利]一种改善小尺寸沟槽内薄膜生长效果的方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，具体涉及一种改善小尺寸沟槽内薄膜生长效果的方法。

背景技术

随着社会的不断进步和科技的不断发展，半导体技术行业扮演着举足轻重的角色，手机、电脑、航天仪器等都离不开半导体芯片。半导体行业近几十年一直遵循着摩尔定律的发展，即每当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。随着摩尔定律的不断发展，器件的关键尺寸越来越小，如今已经发展到22nm节点，同时还在向18nm继续发展，器件尺寸越来越小，对制备工艺也造成了越来越大的挑战，器件的精确度要求也越来越高。

在半导体非易失性闪存器件的制作过程中，Cell（单元区）区的STI（浅沟槽）经过反刻之后，STI的底部关键尺寸较小，不利于后续薄膜的生长，在薄膜生长后在底部可能会存在有空洞，进而影响薄膜覆盖性，影响器件性能。

图1为现有技术中非易失性闪存器件生长薄膜前的结构示意图；如图所示，包括衬底1、衬垫氧化层2和多晶硅层3，该器件形成有浅沟槽，浅沟槽内有填充层4。由于经过刻蚀后，浅沟槽的图案一般为上宽下窄，在ONO薄膜5生长时，由于底部开口较小，在薄膜生长后可能在沟槽底部出现有空洞，同时在填充后还有可能将沟槽完全覆盖，如图2所示；而最佳的技术效果是只在多晶硅层3上表面及沟槽底部和侧壁生长覆盖一层ONO薄膜。因此，为了不断提升器件的性能，如何避免在填充过程中中所可能出现的空洞以及改善薄膜覆盖效果为本领域技术人员致力研究的方向。

中国专利（CN102479739A）公开了一种浅沟槽隔离结构中的沟槽填充方法，当建立多组实验条件时，建立的多组实验条件中的每一组都采用了优化前的工艺参数组A0，多组实验条件的区别仅在于：沉积厚度为d的氧化物后是否对控片进行冷却降温或沉积厚度为d的氧化物的过程中冷却降温的次数，最后根据预期的应力标准，选择一组实验条件作为优化后的工艺条件以进行沟槽填充。采用本发明公开的方法能够一方面避免沟槽中的填充物出现空洞，另一方面使得沟槽中的填充物满足预期的应力标准。

该专利是通过预期的应力标准，选择一个实验条件作为优化后的工艺条件以进行沟槽填充进而避免填充过程中出现空洞，但是在实际操作中，浅沟槽可能由于开口图案较窄，在薄膜填充后可能在沟槽内存在有空洞，进而影响产品良率及性能。

中国专利（CN102044467A）公开了一种隔离结构的制作方法,包括:提供依次形成有衬垫氧化层、腐蚀阻挡层和光刻胶层的半导体衬底,所述光刻胶层上定义有浅沟槽图形；以光刻胶层为掩膜,刻蚀腐蚀阻挡层、衬垫氧化层和半导体衬底,形成深度小于预定深度的浅沟槽；向浅沟槽内的半导体衬底注入氧离子,在浅沟槽底部的半导体衬底内形成绝缘层,在浅沟槽侧壁形成衬垫氧化层；向浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和衬垫氧化层,形成由绝缘层和绝缘氧化层构成的隔离结构,所述隔离结构的深度为预定深度。本发明避免了在浅沟槽隔离结构内产生空洞和缝隙的现象,提高了浅沟槽隔离结构的隔离功能。

该专利是通过离子注入来在浅沟槽底部形成绝缘层，再在侧壁形成一衬垫氧化层，然后对浅沟槽进行填充，进而避免浅沟槽出现空洞的现象。该专利是通过在浅沟槽底部和侧壁先沉积一层绝缘层和衬垫氧化层，进而避免在填充时可能在沟槽底部和侧壁产生的空洞，但是在填充过程中，可能由于沟槽开口较窄，进而导致填充物无法很充分的对浅沟槽进行填充，进而在填充物中出现有空洞。

发明内容

本发明根据现有技术在非易失性闪存器件的制作过程中，在浅沟槽内生长薄膜后可能产生填充不充分进而导致空洞产生的情况，提供了一种改善小尺寸沟槽内薄膜生长效果的方法，可有效提高填充的完整性，避免在填充过程中有空洞的产生，同时改善薄膜的覆盖能力，提升生产工艺，有利于器件性能的提升。

本发明采用的技术方案为：

一种改善小尺寸沟槽内薄膜生长效果的方法，应用于非易失性闪存器件的制备工艺中，其特征在于，包括以下步骤：

提供一具有单元区的半导体器件，所述器件自下而上依次包括衬底、衬垫氧化层和多晶硅层，所述半导体器件形成有浅沟槽隔离结构，所述浅沟槽隔离内有填充层，所述填充层的顶端位于所述衬垫氧化层与所述多晶硅层上表面之间；

采用湿法刻蚀工艺去除部分所述多晶硅，以扩大所述浅沟槽隔离结构的窗口，然后进行后续的薄膜生长工艺，提高薄膜的覆盖性。

上述的方法，其特征在于，采用高温清洗液对所述多晶硅层进行刻蚀，所述清洗液为氨水、双氧水和水的混合试剂湿法刻蚀多晶硅层，以增大所述浅沟槽隔离结构窗口。