[发明专利]源同步高速串行接口的时钟通路前端放大电路

权利要求书

1.一种源同步高速串行接口的时钟通路前端放大电路，其特征在于，包括：

与数据通路前端放大具有相同的ESD保护电路和pi型阻抗匹配电路；

低通滤波器模块，其从高速输出CP/CN提取用于表征占空比的低频分量；

放大器模块，用于实现低频分量的放大和共模电平的调整；

交流耦合模块，用于实现共模电平的移位和第一级放大器输入翻转点的调整；

级放大电路，用于实现小信号的放大。

2.如权利要求1所述的时钟通路前端放大电路，其特征在于，所述ESD保护电路包括：

第一级ESD保护管、保护电阻和第二级ESD保护管。

3.如权利要求1所述的时钟通路前端放大电路，其特征在于，所述pi型阻抗匹配电路可调整电阻阵列和差模阻抗调整电阻。

4.如权利要求1所述的时钟通路前端放大电路，其特征在于，所述放大器模块包括折叠差分对输入管、主级放大器以及差分放大器。

5.如权利要求1所述的时钟通路前端放大电路，其特征在于，所述交流耦合模块包括MOS电容和共模反馈电阻。

6.如权利要求1所述的时钟通路前端放大电路，其特征在于，所述级放大电路包括4级CML电路级联，位于前两级的增益高于后两级的增益，位于后两级的驱动高于前两级的驱动。

7.如权利要求4所述的时钟通路前端放大电路，其特征在于，主极点设置在主级放大器的输出端，滤波网络由电阻和第一电容串联后与第二电容并联组成，所述第一电容大于第二电容；在形成一个主极点的同时，电阻和第一电容形成一个左半平面的零点，电阻和第二电容形成另外一个高频极点，左半平面的零点用于抵消输出端VOP/VON的次主极点。

8.如权利要求1所示的时钟通路前端放大电路，其特征在于，其与数据前端放大电路采用相同的电源域，且采用片上解耦电容来滤除电源上的高频噪声。