[发明专利]高速存储器

说明书

技术领域

本发明涉及电子电路技术领域，尤其涉及一种高速存储器。

背景技术

现在很多电子设备广泛使用U盘和磁盘，例如硬盘(hard disk)。目前的U盘一般采用闪存(Flash Memory)技术，其原理是通过浮栅工艺，制造特殊的浮栅晶体管，通过高压（例如：15V）将电荷写入浮栅中，从而改变晶体管的特性，从而实现断电保存信息的功能，通过读取晶体管的状态，可以实现读信息的功能。硬盘技术不同，一般是通过磁介质存储信息，通过外加磁场，对磁介质写入，通过读取磁介质信息，可以实现读操作功能。由于磁介质所需较大的物理空间，相同体积下磁盘技术所容纳最大存储容量较小。另外磁盘读写都需机械的转动磁盘到相应磁道，读写速度也非常慢。浮栅工艺的闪存技术采用浮栅晶体管存储和读取，相同体积下可实现的容量增大，同时存储和读取速度也更快。但是由于需要产生高压，其高压产生电路的延时较长，且浮栅写操作也需要一定时间，所以浮栅技术虽然比磁盘技术优越，但仍有必要减小其写操作时间。另外目前的闪存技术和磁盘技术最大写操作次数都较小，例如目前很多商用闪存存储器仅能支持最大1000次写操作，随着信息时代的发展，信息瞬息万变，对存储器的写操作次数要求越来越高因此，有必要提高存储器的写操作次数。

发明内容

本发明的目的是提供一种高速存储器，能够在存储器高速存储的同时，还能实现高速存储器中的充电电路充满后维持恒压输出状态，避免消耗电池电量，同时可以支持较大的充电电流，以便及时充满电池。

本发明实施例提供了一种高速存储器，所述高速存储器包括：充电电路，锂电池，低漏电储存电路和读/写控制电路；

所述充电电路连接于电源与所述锂电池之间，用于为所述锂电池充电；当所述电源断开时，切断所述电池的漏电通路；

所述读/写控制电路连接于电源和低漏电储存电路，当所述电源导通时，用于低漏电储存电路的读或写操作；

所述锂电池，当所述电源断开时，用于为所述低漏电储存电路供电，所述低漏电储存电路保持存储信息。

优选地，所述充电电路包括恒压控制电路。

优选地，所述恒压控制电路包括运算放大器及分压电路；所述分压电路对锂电池端的电压进行检测，所述运算放大器的正相输入端连接至参考电压，所述运算放大器的反相输入端连接至分压电路。

优选地，所述低漏电储存电路包括：第一反相器INV1和第二反相器INV2，所述第一反相器INV1的输出端连接至第二反相器INV2的输入端；通过所述锂电池为所述第一反相器INV1和第二反相器INV2供电。

优选地，所述读/写控制电路包括第三反相器INV3、施密特触发器、第一开关S1和第二开关S2；

所述第三反相器INV3的输入端连接至写入信息端DI，所述第三反相器INV3的输出端和写使能信号WE连接至第一开关S1的一端，所述低漏电储存电路连接至第一开关S1的又一端，所述第二开关S2的一端连接至所述低漏电储存电路，所述第二开关S2的又一端连接至施密特触发器的输入端，所述施密特触发器的输出端连接至输出信息端DO，电源电压为第三反相器INV3和施密特触发器供电，电源电压大于所述锂电池端的电压；

第三反相器INV3的输出电流能力强于第二反相器INV2，第三反相器INV3改写低漏电储存电路的信息。

优选地，所述高速存储器包括至少一组所述的低漏电储存电路和读/写控制电路。

优选地，所述高速存储器包括：可编程逻辑单元；所述可编程逻辑单元连接至所述低漏电储存电路的数据端DATA；根据低漏电储存电路数据端DATA的电平确定所述可编程逻辑单元的输入信号和输出信号的电平。

优选地，所述可编程逻辑单元包括：第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、反相器INV1、第一输入信号端A、第二输入信号端B和输出信号端C；

所述低漏电储存电路数据端DATA与第四开关S4的一端、反相器INV1的输入端、第五开关S5的控制端、第八开关S8的控制端相连；所述反相器INV1的输出端与第七开关S7的控制端、第三开关S3的控制端第六开关S6的控制端相连；

当低漏电储存电路数据端DATA为第一电平，所述第四开关S4、第五开关S5、第八开关S8导通，所述第三开关S3、第六开关S6、第七开关S7关断，可编程逻辑单元的逻辑关系为