[发明专利]一种对CIS芯片的量产测试方法

说明书

技术领域

本发明涉及集成电路量产测试技术领域，特别涉及一种基于FPGA的针对带MIPI端口的CIS芯片量产测试方法。

背景技术

现有高端CIS(CMOS Image Sensor)芯片已经达到了500万以上像素的分辨率，也就是说，其采样的每一帧图像数据都会包含至少500组以上个图像数据；而且为提高数据的传输效率，芯片大都采用移动通信行业处理器接口（Mobile Industry Processor Interface）MIPI作为图像数据传输的通道，其数据输出的速率最高可以达到1Gbps。

传统的CIS芯片量产的测试方式一般是采用专业的高端ATE自动测试设备（Automatic Test Equipment）进行处理。要满足高端CIS芯片的测试需求，这些ATE设备就必须满足以下条件：

（1）具有高速的工作站用于高速处理海量的测试用图像数据，以降低测试程序执行的时间；

（2）必须具有高速的数字信号通道模组用于接受来自MIPI接口的图像数据；通常需要测试机数字通道硬件的数据接受速率至少能够达到500Mbps甚至更高

（3）测试机台本身需要具有针对CIS芯片测试所需要的专用软硬件模组。

如此一来，测试机台的价格非常高昂；而且，由于所有数据必须上传到工作站进行统一处理，在多工位芯片并行测试的模式下，所有数据处理只能够串行地执行，严重降低了测试程序的执行效率，从而导致芯片测试成本的大幅上升，影响产品的竞争力。

发明内容

针对上述现有技术中存在的问题，本发明的目的在于提供执行效率高，测试成本低的基于FPGA的针对带MIPI端口的CIS芯片量产测试方法。

为了实现上述发明目的，本发明采用的技术方案如下：

一种对CIS芯片的量产测试方法，所述CIS芯片具有移动产业处理器接口MIPI，所述方法基于现场可编程门阵列FPGA模块进行，包括如下步骤：

步骤1：提供一种对CIS芯片的量产测试系统，包括：测试机，被测CIS芯片，测试载板，其中，测试载板上安装MIPI桥接芯片和FPGA模块；被测CIS芯片的MIPI端口的管脚与MIPI桥接芯片的MIPI输入端口相连，MIPI桥接芯片的其他信号端口与FPGA模块相连，受FPGA模块控制；

步骤2：测试机通过与被测CIS芯片直连的数字通道控制CIS芯片采集图像；

步骤3：CIS芯片采集图像后通过MIPI端口将图像数据以高速串行信号的模式输出到MIPI桥接芯片；

步骤4：MIPI桥接芯片在FPGA模块控制下读取所述高速串行信号，转换成并行的低速数据信号上传给FPGA模块；

步骤5：FPGA模块通过并行数据通道读取MIPI桥接芯片转换的并行的低速数据信号，进行技术处理，获得计算结果；

步骤6：FPGA模块将计算结果在测试机的控制下进行上传；

步骤7：测试机读取结果后进行判断和程序流程的控制；

步骤8：上述步骤2-7完成之后，测试机发送指令让被测CIS芯片和FPGA模块恢复到待机状态，完成一个测试周期。

优选地，在上述对CIS芯片的量产测试方法中，所述FPGA模块以辅助外围电路的模式作为测试载板电路的一部分直接安装在测试载板上。

优选地，在上述对CIS芯片的量产测试方法中，所述FPGA模块被预先制作成电路子板，在应用时通过专用的连接器或接头与测试载板连接。

进一步地，在上述对CIS芯片的量产测试方法中，所述FPGA模块内部单元包括：中央控制模块，数据计算模块DSP，数据缓存模块RAM，寄存器模块和时钟模块PLL，其中，

中央控制模块用于与上行测试机以及下行MIPI桥接芯片的通信及数据交流并控制整个FPGA模块内部系统的协同工作，接受测试机的指令，控制MIPI桥接芯片的工作，控制内部单元对数据进行相应的处理，并将最终计算结果上传测试机；

DSP用于在中央控制模块的控制下对存储在RAM中的原始图像数据进行计算处理，并返回结果；所有图像处理所需的算法程序全部预存于RAM内，由中央控制模块负责选择具体函数；

RAM用于存储两类数据信息：从外部读取的原始图像数据，DSP的计算结果及中间数据；RAM的数据以及地址端口通过总线同时和中央控制模块以及DSP连接，以便中央控制模块的原始数据写入和DSP的数据读取以及结果写回；