[发明专利]一种超低功耗高性能的LDO电路

说明书

技术领域

 本发明涉及一种LDO电路，尤其涉及一种用于便携式的电子设备的超低功耗高性能的LDO电路。

背景技术

在大多数的电路系统都有采用LDO电路，其主要作用是产生稳定的电压输出，给数字电路以及对电源敏感的模拟电路提供电源，从而保证整个系统的稳定工作。因此，这里LDO电路一般要满足宽电源工作范围、稳压输出、大电流驱动能力、静态功耗低等几方面的需求。目前，LDO电路结构在产品应用中多采用带隙基准源加运放的结构，通过运放负反馈实现电压的精确控制。

如图1所示，常见的LDO电路包括带隙基准源BGR、运算放大器A（s）、调试解调器Gm（s）、电阻R1及电阻R2，所述带隙基准源BGR的1脚与电源V_dd电连接；所述带隙基准源BGR的1脚与运算放大器A（s）的3脚相连接；所述运算放大器A（s）的4脚分别与电阻R1、R1的一端相连接；所述运算放大器A（s）的2脚与电源V_dd相连接；所述运算放大器A（s）的1脚与调试解调器Gm（s）的1脚相连接；所述调试解调器Gm（s）的3脚分别与电阻R1的另一端、负载的一端、输出电压源V_out相连接；所述调试解调器Gm（s）的2脚与电源V_dd相连接；所述电阻R2的另一端、负载的另一端分别与地线相连接。

上述电路结构，通过带隙基准源BGR产生抗PVT的精准参考电平，运算放大器A（s）需要根据电阻R1与R2的比例不同随时确定并调整实际的输出电压，实际输出电压的运算一般公式为：V_out = V_ref（1+R1/R2）。

虽然上述电路结构能够实现比较高精度的稳压输出，但是整个电路结构中既包含带隙基准源BGR，又包含有运算放大器A（s），这就必然会导致电路的整体功耗比较高；通常情况下，若带隙基准源BGR功耗在10uA时，经过电路中运算放大器放大后，功耗被放大至几百个微安，这就提高了电路整体的功耗，无法满足对LDO电路实现低功耗的要求；同时，由于电子元器件多，版图的面积通常也会被设计的比较大，在手持式电子产品中，将不能很好的被应用。

基于以上不足，寻找一种结构简单，既能解决高精度问题又能解决低功耗的电路结构成为一种必要，而且还可以应用到宽电源范围内。

发明内容

本发明的目的在于提供一种结构简单、版图占用面积小的LDO电路，能够有效地实现电源高精度输入，降低电路整体功耗的LDO电路。

本发明包括参考电流产生电路、第二稳态电路、电流比较电路、PASS MOSS和补偿电路及电压采样加电流转换电路；所述参考电流产生电路分别与第二稳态电路、电流比较电路电连接；所述第二稳态电路与所述电流比较电路电连接；所述电流比较电路分别与电压采样加电流转换电路、PASS MOSS和补偿电路电连接。

所述参考电流产生电路包括晶体管PMOS3、晶体管PMOS4、晶体管NMOS1、晶体管NMOS2及电阻R4；所述晶体管PMOS3的源极S与接入电压V_DDA电连接；所述晶体管PMOS3的栅极G与晶体管PMOS4的栅极G电连接；所述晶体管PMOS3的漏极D与晶体管NMOS1的漏极D相连接；所述晶体管PMOS3的栅极G与晶体管PMOS3的漏极D相连接，并形成节点Y；所述晶体管PMOS4的源极S与电阻R4的一端电连接；所述电阻R4的另一端与接入电压V_DDA相连接；所述晶体管PMOS4的漏极D与晶体管NMOS2的漏极D相连接，并汇聚于节点Y；所述晶体管NMOS2的栅极G与晶体管NMOS1的栅极G电连接，并汇聚于节点Y；所述晶体管NMOS2的栅极G与晶体管NMOS2的漏极D相连接；所述晶体管NMOS1的源极S、晶体管NMOS2的源极S分别与地线GND相连接；

所述第二稳态电路包括晶体管PM0、晶体管PM1及电容C2；所述晶体管PM0的栅极G与晶体管PMOS4的栅极G电连接，并汇聚于节点Y；所述晶体管PM0的源极S与接入电压V_DDA电连接；所述晶体管PM0的漏极D分别与晶体管PM1的栅极G、电容C1的正极电连接；所述晶体管PM1的源极S与接入电压V_DDA电连接；所述晶体管PM1的漏极D与晶体管NMOS2的漏极D相连接，并形成节点X；所述电容C2的负极与地线GND相连接。

所述第二稳态电路用于防止参考电流产生电路产生的偏置电流进入第二稳态。