[发明专利]存储器的集成电路及其操作方法

说明书

本发明公开了一种存储器的集成电路及其操作方法，该存储器的集成电路包括第一数据驱动电路以及传输晶体管。第一数据驱动电路耦接第一节点。第一节点的电压电平包括第一电平以及第二电平。传输晶体管耦接于第一节点与第二节点之间。第二节点的电压电平为第三电平或第四电平。当传输晶体管接收偏压电平且第一节点的电压电平为第一电平时，传输晶体管使第二节点的电压电平被设定为第三电平，第三电平系接近或实质上等于第一电平。当传输晶体管接收偏压电平且第一节点的电压电平为第二电平时，第二节点的电压电平系独立于第一节点的电压电平。

技术领域

本发明是有关于一种集成电路及其操作方法，且特别是有关于一种存储器的集成电路及其操作方法。

背景技术

随着科技发展，非易失性(Non-volatile)存储器已广泛地应用在各种电子产品中。举例来说，NAND闪存(Flash Memory)为最为广泛使用的非易失性存储器之一。集成电路，例如是页缓冲器(page buffer)，通常被用来对闪存的存储单元(Memory Cell)进行读取、编程(Program)、编程验证(Program Verify)以及擦除(Erase)的操作。然而，传统的集成电路往往需要执行大量的步骤来完成上述的操作，如此将大大地降低存储器的访问速度。

因此，如何提供一种可有效提升存储器访问速度的集成电路，乃目前业界所致力的课题之一。

发明内容

本发明是有关于一种存储器的集成电路，通过结合数据驱动电路与一接收特定偏压电平的晶体管，可大幅简化对存储单元进行编程验证时所需的操作。

根据本发明的一方面，提出一种存储器的集成电路，包括第一数据驱动电路以及传输晶体管。第一数据驱动电路耦接第一节点，用以输出第一数据电压至第一节点，第一节点的电压电平包括第一电平以及第二电平。传输晶体管耦接于第一节点与第二节点之间，第二节点的电压电平为第三电平或第四电平。其中，当传输晶体管接收偏压电平且第一节点的电压电平该第一电平时，传输晶体管使第二节点的电压电平被设定为第三电平，第三电平系接近或实质上等于第一电平，当传输晶体管接收偏压电平且第一节点的电压电平为第二电平时，第二节点的电压电平系独立于第一节点的电压电平。

根据本发明的另一方面，提出一种存储器的集成电路，包括第一数据驱动电路以及传输晶体管。第一数据驱动电路耦接第一节点，用以输出第一数据电压至第一节点，第一节点的逻辑电平包括第一逻辑电平以及第二逻辑电平。传输晶体管耦接于第一节点与第二节点之间，第二节点的逻辑电平为第三逻辑电平或第四逻辑电平。其中，当传输晶体管接收偏压电平且第一节点的逻辑电平为第一逻辑电平时，传输晶体管使第二节点的逻辑电平被设定为第三逻辑电平，第三逻辑电平系接近或实质上等于第一逻辑电平，当传输晶体管接收偏压讯号且第一节点的逻辑电平为第二逻辑电平时，第二节点的逻辑电平系独立于第一节点的逻辑电平。

根据本发明的另一方面，提出一种存储器的操作方法，包括以下步骤。首先，提供一集成电路，此集成电路包括第一数据驱动电路以及传输晶体管，第一数据驱动电路耦接第一节点，用以输出第一数据电压至第一节点，第一节点的电压电平包括第一电平以及第二电平，传输晶体管耦接于第一节点与第二节点之间，第二节点的电压电平为第三电平或第四电平。接着，当传输晶体管接收偏压电平且第一节点的电压电平为第一电平时，传输晶体管使第二节点的电压电平被设定为第三电平，第三电平系接近或实质上等于该第一电平。当传输晶体管接收偏压电平且第一节点的电压电平为第二电平时，第二节点的电压电平系独立于第一节点的电压电平。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依据本发明的一实施例的存储器的集成电路、存储单元阵列以及列译码器的示意图。

图2绘示依据本发明的一实施例的集成电路的电路图。