[发明专利]运算放大器电路及基准电压产生电路模块

权利要求书

1.一种运算放大器电路，包括：一运算放大器；其特征在于，还包括：一斩波消失调电路，与所述运算放大器相连接，用于消除所述运算放大器的失调信号和闪烁噪声。

2.如权利要求1所述的运算放大器电路，其特征在于：

所述运算放大器为两级放大器，第一级为差分输入差分输出的放大器，第二级为差分输入单端输出的放大器，第二级的输入端连接在第一级的输出端上。

3.如权利要求1或2所述的运算放大器电路，其特征在于：

所述运算放大器由第一PMOS晶体管～第七PMOS晶体管（PM0～PM6），第一NMOS晶体管～第六NMOS晶体管（NM1～NM6）组成；其中，第一PMOS晶体管～第四PMOS晶体管（PM0～PM3），第一NMOS晶体管（NM1）和第二NMOS晶体管（NM2）组成第一级差分输入差分输出放大器；第四PMOS晶体管～第七PMOS晶体管（PM3～PM6），第三NMOS晶体管～第六NMOS晶体管（NM3～NM6）组成第二级差分输入单端输出放大器；

所述第一级差分输入差分输出放大器中，第一PMOS晶体管（PM0）的源极与电源电压VDD端相连接，其漏极与第二PMOS晶体管（PM1）和第三PMOS晶体管（PM2）的源极相连接；第二PMOS晶体管（PM1）的漏极与第一NMOS晶体管（NM1）的漏极和栅极相连接，其连接的节点记为VN1；第三PMOS晶体管（PM2）的漏极与第二NMOS晶体管（NM2）的漏极和栅极相连接，其连接的节点记为VN2；第一NMOS晶体管（NM1）和第二NMOS晶体管（NM2）的源极接地；第一PMOS晶体管（PM0）作为尾电流源，第二PMOS晶体管（PM1）和第二PMOS晶体管（PM2）作为第一级差分输入差分输出放大器差分输入对管，第一NMOS晶体管（NM1）和第二NMOS晶体管（NM2）作为第一级差分输入差分输出放大器差分负载；

所述第二级差分输入单端输出放大器中，第四PMOS晶体管（PM3）和第五PMOS晶体管（PM4）的源极与电源电压VDD端相连接，第四PMOS晶体管（PM3）的栅极与第五PMOS晶体管（PM4）的栅极相连接，其连接的节点记为A；第四PMOS晶体管（PM3）漏极与第六PMOS晶体管（PM5）的源极相连接，第五PMOS晶体管（PM4）的漏极与第七PMOS晶体管（PM6）的源极相连接，第六PMOS晶体管（PM5）的栅极与第七PMOS晶体管（PM6）的栅极相连接；第六PMOS晶体管（PM5）的漏极与第五NMOS晶体管（NM5）的漏极相连接，其连接的节点记为B；第七PMOS晶体管（PM6）的漏极与第六NMOS晶体管（NM6）的漏极相连接，其连接的节点记为C；第五NMOS晶体管（NM5）的栅极与第六NMOS晶体管（NM6）的栅极相连接；第五NMOS晶体管（NM5）的源极与第三NMOS晶体管（NM3）的漏极相连接，第六NMOS晶体管（NM6）的源极与第四NMOS晶体管（NM4）的漏极相连接，第三NMOS晶体管（NM3）的栅极与第一级差分输入差分输出放大器的节点VN2相连接，第三NMOS晶体管（NM3）的源极接地；第四NMOS晶体管（NM4）的栅极与第一级差分输入差分输出放大器的节点VN1相连接，第四NMOS晶体管（NM4）的源极接地；第四PMOS晶体管～第七PMOS晶体管（PM3～PM6）构成第二级差分输入单端输出放大器的共源共栅负载，第三NMOS晶体管（NM3），第四NMOS晶体管（NM4）作为第二级差分输入单端输出放大器的输入差分对管；第五NMOS晶体管（NM5），第六NMOS晶体管（NM6）共栅结构增强第二级差分输入单端输出放大器的输出阻抗。

4.如权利要求3所述的运算放大器电路，其特征在于：

所述斩波消失调电路包括一调制器和一解调器，所述调制器和解调器均为由两相不相交叠时钟控制的开关对。