[发明专利]快闪存储器的抹除方法

权利要求书

1.一种快闪存储器的抹除方法，其特征在于，所述方法包括：

预编程该快闪存储器的多个第一存储单元，其中所述第一存储单元设置于由多个列线与多个行线所组成的一存储器阵列；

抹除已编程的所述第一存储单元；

后编程已抹除的所述第一存储单元，以修复已过度抹除的所述第一存储单元；以及

在后编程已抹除的所述第一存储单元之后，编程该存储器阵列的多个第二存储单元，其中所述第二存储单元设置在该存储器阵列的一第一特定列线，以及该第一特定列线安排在对应于一最后有效列地址的一最后列线之后；

其中该存储器阵列还包括多个第三存储单元，其中所述第三存储单元设置在该存储器阵列的一第二特定列线，其中该第二特定列线安排在该最后列线之后并相邻于该第一特定列线。

2.如权利要求1所述的快闪存储器的抹除方法，其特征在于，上述预编程该快闪存储器的所述第一存储单元的步骤还包括：

根据一第一地址，对对应于该第一地址的所述第一存储单元执行一预编程验证，以判断对应于该第一地址的所述第一存储单元是否为低逻辑位准；

当对应于该第一地址的所述第一存储单元的至少一者为高逻辑位准时，对对应于该第一地址的所述第一存储单元进行编程；以及

当所述第一存储单元被编程且该第一地址超过一最后地址时，完成该预编程程序。

3.如权利要求2所述的快闪存储器的抹除方法，其特征在于，上述预编程该快闪存储器的所述第一存储单元的步骤还包括：

当所述第一存储单元被编程且该第一地址未超过该最后地址时，将该第一地址更新为一第二地址；

当该第二地址为该最后有效列地址时，根据该第二地址，对对应于该第二地址的所述第一存储单元以及所述第二与第三存储单元执行该预编程验证，以判断对应于该第二地址的所述第一、第二与第三存储单元是否为低逻辑位准；

当对应于该第二地址的所述第一、第二与第三存储单元的至少一者为高逻辑位准时，对对应于该第二地址的所述第一、第二与第三存储单元进行编程；以及

当对应于该第二地址的所述第一、第二与第三存储单元被编程且该第二地址超过该最后地址时，完成该预编程程序。

4.如权利要求1所述的快闪存储器的抹除方法，其特征在于，上述抹除已编程的所述第一存储单元的步骤还包括：

抹除一区段内的所述第一、第二与第三存储单元；

根据一第一地址，对对应于该第一地址的已抹除的所述第一存储单元执行一抹除验证，以判断对应于该第一地址的已抹除的所述第一存储单元是否为高逻辑位准；

当对应于该第一地址的已抹除的所述第一存储单元的一者为低逻辑位准时，重新抹除该区段内的所述第一、第二与第三存储单元；以及

当对应于该第一地址的已抹除的所述第一存储单元为高逻辑位准且该第一地址超过一最后地址时，完成该抹除程序。

5.如权利要求4所述的快闪存储器的抹除方法，其特征在于，上述抹除已编程的所述第一存储单元的步骤还包括：

当对应于该第一地址的已抹除的所述第一存储单元为高逻辑位准且该第一地址未超过该最后地址时，将该第一地址更新为一第二地址；

当该第二地址为该最后有效列地址时，根据该第二地址，对对应于该第二地址的已抹除的所述第一存储单元以及所述第二与第三存储单元执行该抹除验证，以判断对应于该第二地址的已抹除的所述第一、第二与第三存储单元是否为高逻辑位准；

当对应于该第二地址的已抹除的所述第一、第二与第三存储单元的一者为低逻辑位准时，重新抹除该区段内的所述第一、第二与第三存储单元；以及

当对应于该第二地址的已抹除的所述第一、第二与第三存储单元为高逻辑位准且该第二地址超过该最后地址时，完成该抹除程序。

6.如权利要求1所述的快闪存储器的抹除方法，其特征在于，上述后编程已抹除的所述第一存储单元的步骤还包括：

根据一第一地址，对对应于该第一地址的所述第一存储单元执行一过度抹除验证，以判断对应于该第一地址的已抹除的所述第一存储单元是否为过度抹除；

当已抹除的所述第一存储单元的一者为过度抹除时，对已过度抹除的所述第一存储单元执行后编程；以及

当所述第一存储单元无过度抹除时，将该第一地址更新为一第二地址。