[发明专利]向量处理器的存储器互连网络体系结构

权利要求书

1.一种处理器，其包括：

计算阵列，其包括处理元件；

存储器，其包括存储体；和

存储器互连网络体系结构，其用于将所述处理元件中的至少某些互连到所述存储体中的至少某些，其中所述存储器互连网络体系结构包括：

基于交换机的互连网络，和

非基于交换机的互连网络，

其中所述处理器被配置来经由所述基于交换机的互连网络将第一数据操作数同步加载到所述处理元件中的至少某些，且经由所述非基于交换机的互连网络将第二数据操作数同步加载到所述处理元件中的至少某些。

2.根据权利要求1所述的处理器，其中所述基于交换机的互连网络是交叉开关网络。

3.根据权利要求2所述的处理器，其中

所述计算阵列包括N个处理元件；

所述存储器包括n个存储体；且

所述交叉开关网络包括N×n个交换机。

4.根据权利要求2所述的处理器，其中所述非基于交换机的互连网络是广播总线。

5.根据权利要求4所述的处理器，其中所述广播总线是32位总线和64位总线中选定的总线。

6.根据权利要求4所述的处理器，其中所述广播总线是单广播总线。

7.根据权利要求1所述的处理器，其中所述第一数据操作数是用于每个处理元件的不同数据操作数且所述第二数据操作数是用于每个处理元件的相同数据操作数。

8.根据权利要求1所述的处理器，其中每个处理元件包括计算单元和寄存器堆。

9.根据权利要求2所述的处理器，其中n=N×由所述处理器执行的同步数据操作数加载的数量。

10.根据权利要求1所述的处理器，其中所述处理器被配置来经由所述基于交换机的互连网络将所述第一数据操作数同步加载到每个处理元件，且经由所述非基于交换机的互连网络将第二数据操作数同步加载到每个处理元件。

11.一种处理器，其包括：

计算阵列，其包括N个处理元件；

存储器，其包括n个存储体；

交叉开关，其用于互连所述计算阵列与所述存储器，所述交叉开关被配置来将数据从所述n个存储体传送到所述N个处理元件；

总线，其用于互连所述计算阵列与所述存储器，所述总线被配置来将数据从所述n个存储体传送到所述N个处理元件；以及

其中所述交叉开关和所述总线被配置来将所述数据从所述n个存储体同步传送到所述N个处理元件。

12.根据权利要求11所述的处理器，其中所述交叉开关具有N×n个交换机。

13.根据权利要求12所述的处理器，其中所述总线没有交换机。

14.根据权利要求11所述的处理器，其中所述交叉开关被配置来将不同数据操作数传送到所述N个处理元件中的每个，且所述总线被配置来将相同数据操作数从所述存储器传送到所述N个处理元件。

15.根据权利要求11所述的处理器，其中所述N个处理元件中的至少某些包括计算单元和寄存器堆。

16.根据权利要求11所述的处理器，其中n=N×由所述处理器执行的同步数据传送的数量。

17.一种要由处理器执行的方法，所述处理器包括：计算阵列，其包括处理元件；和存储器，其包括存储体，所述方法包括：

将指令集发布到所述处理元件；

经由基于交换机的互联网络将第一数据操作数同步传送到所述处理元件中的至少某些，且经由非基于交换机的互联网络将第二数据操作数同步传送到所述处理元件中的至少某些；和

通过所述处理元件中的至少某些使用所述第一数据操作数和所述第二数据操作数执行操作。

18.根据权利要求17所述的方法，其中：

传送所述第一数据操作数包括执行广播加载，其中相同数据操作数是从所述存储器传送到每个处理元件；以及

传送所述第二数据操作数包括执行单指令多数据（SIMD）加载，其中不同数据操作数是从所述存储器传送到每个处理元件。