[发明专利]用于改进MOS晶体管线性度的电路

说明书

提供了各种用于增强运行在线性区的金属氧化物半导体（MOS）晶体管的二次谐波失真的电路实施例。在其中一个实施例中，一种电路，其包括被配置为平均MOS晶体管的漏极和源极的信号并将平均后的信号提供到MOS晶体管栅极的平均电路，和一个或更多耦合在栅极的电流源；该电路被配置为改变栅极电压从而改变MOS晶体管的电阻。该平均电路包括耦合在漏极和栅极之间的第一MOS电路，与第一MOS电路并联耦合在漏极和栅极之间的第一电容器，耦合在源极和栅极之间的第二MOS电路和与第二MOS电路并联耦合在源极和栅极之间的第二电容器。

技术领域

本发明通常涉及金属氧化物半导体（MOS）电路。

背景技术

在很多利用电子器件的示范性应用中，MOS晶体管被当作电阻器来使用。在这些应用中，MOS晶体管工作在线性区被用作电阻器。在MOS晶体管工作的线性区中，通过改变MOS晶体管的栅极电压，MOS晶体管的电阻就可以得到改变。在线性区，通过MOS晶体管的电流可以由下式表示：

I=K×((VGS–Vth)×VDS–VDS2/2) （1）

其中K是一个比例系数，VGS是MOS晶体管的栅-源节点两端的电压，Vth是MOS晶体管的阈值电压。

在很多示范性方案中，信号波动可能出现在一个或更多节点上，例如MOS晶体管的源极或漏极，这会导致MOS晶体管的信号线性度（linearity）失真。例如，如果波动信号Vd出现在漏极，式（1）中的电流可由下列方程表示：

I=K×((VGS–Vth)×(VDS+Vd)–(VDS+Vd)2/2) （2）

上述方程（2）显示了电流具有二次谐波（下文称其为“HD2”）失真。在某些示范性方案中，通过提供与栅极和源极相关联的的信号摆幅的平均（例如，（Vs+Vd）/2，其中Vd是漏极的信号摆幅，而Vs是源极的信号摆幅）来抑制这种失真。在一个示范性方案中，如果单端输入（Vs为0）而且栅极电压保持为（VG+Vd/2），则通过MOS晶体管的电流变为：

I=K×((VGS–Vth)×(VDS+Vd)–(VDS+Vd)×VDS/2) （3）

注意由于不含HD2失真，所以公式（3）中的电流是线性的。进一步注意到，尽管很多示范性电路中平均出现在源极和漏极的信号并将平均后的信号提供给栅极，然而，当需要栅极电压以很快的速度变化的应用中如超声波接收器，则在一个较宽频率范围上执行平均成为挑战。

发明内容

根据37C.F.R.§1.73提供本概述，需要本发明的简要概述来说明本发明的本质和根本。该概述的提交理解为不是用于解释或限制权利要求书的范围和含义。

本文公开了若干用于增强MOS晶体管线性度（linearity）的电路。在一个实施例中，公开了一种用于增强MOS晶体管在线性区的线性度的电路。该电路包括配置为将MOS晶体管的漏极和源极的信号平均提供给MOS晶体管的栅极的平均电路（averaging circuit），以及一个或更多配置为改变MOS晶体管的栅极电压以及改变MOS晶体管的电阻的电流源。

在一个实施例中，该平均电路包括第一MOS电路，第一电容器，第二MOS电路和第二电容器。第一MOS电路耦合或连接在第一节点和第二节点之间，其中第一节点被配置为耦合或连接到MOS晶体管的漏极而第二节点被配置为耦合或连接MOS晶体管的栅极，而且第一MOS电路被配置为响应第一节点的信号在第二节点提供信号。第一电容器与第一MOS电路在第一节点和第二节点之间并联耦合或连接。第二MOS电路耦合或连接在第三节点和第二节点之间，其中第三节点被配置为耦合或连接到MOS晶体管的源极而第二MOS电路被配置为响应第三节点的信号在第二节点提供信号。第二电容器和第二MOS电路并联耦合或连接在第三节点和第二节点之间。此外，一个或更多电流源耦合或连接到第二节点，被配置为改变第一MOS电路和第二MOS电路中的电流，从而改变MOS晶体管的栅极电压以及改变MOS晶体管的电阻。