[发明专利]三维可变电阻存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2013年4月9日向韩国知识产权局提交的申请号为10-2013-0038586的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体集成电路器件及其制造方法，且更具体而言，涉及一种三维（3D）可变电阻存储器件及其制造方法。

背景技术

存储器件一般被提供作为计算机或其它的电子装置的内部半导体集成电路。存储器件被分成易失性存储器件和非易失性存储器件。近年来，已经较集中地研究了可变电阻存储器件。

可变电阻存储器件的实例包括：相变随机存取存储器件（PCRAM）、电阻式随机存取存储器件（ReRAM）以及磁性随机存取存储器件（MRAM）。在可变电阻存储器件之中，PCRAM具有诸如高可靠性、低功耗、以及如同动态随机存取存储器（DRAM）的高存储密度的特性。

包括可变电阻存储器件的非易失性存储器件可以用于诸如MP3播放器、电影播放器、或者其它的电子装置的便携式音乐播放器、便携式电话、数码照相机、固态驱动（SSD）、便携式存储棒、或者个人计算机中。

可变电阻存储器件可以包括以矩阵形式布置的多个存储器单元。多个存储器单元中的每个可以包括与字线连接的开关器件和与位线连接的电阻器件。

开关器件可以通过将相应的字线激活来被访问。选中的存储器单元可以由传送到电阻器件的电流来编程。

为了实现高集成密度和多层型单元，可变电阻存储器件的开关器件可以具有3D结构，并且电阻器件被层叠在开关器件上。

众所周知，3D开关器件的沟道一般垂直于半导体衬底的表面延伸。因此，相比于2D开关器件，3D开关器件宽度更窄和高度更高。

然而，在3D可变电阻存储器件中，由于下电极额外地形成在高度增大的3D开关器件上，所以在形成下电极时存在困难。此外，单元区和外围区之间的台阶被增大。

发明内容

一种示例性可变电阻存储器件可以包括可变电阻存储器件，所述可变电阻存储器件包括：半导体衬底，所述半导体衬底包括具有顶表面的外围区和具有顶表面的单元区，其中，外围电路形成在外围区中，外围电路包括形成在半导体衬底的表面上的驱动晶体管，其中所述半导体衬底形成驱动晶体管的沟道，其中，单元区的顶表面的高度比外围区的顶表面的高度低，由此在单元区中限定出沟槽；以及多个存储器单元，所述多个存储器单元的每个包括：开关晶体管，所述开关晶体管形成在单元区中半导体衬底上；沟道，所述沟道沿着与半导体衬底的表面大体垂直的方向延伸；以及可变电阻层，所述可变电阻层响应于开关晶体管而选择性地储存数据。

一种制造示例性可变电阻存储器件的方法可以包括以下步骤：提供限定有单元区和外围区的半导体衬底；在单元区中半导体衬底中形成第一沟槽，并且在外围区的器件隔离区中半导体衬底中形成第二沟槽；在第二沟槽中形成器件隔离层；在第一沟槽中形成开关晶体管；在开关晶体管上形成下电极；在外围区中形成驱动晶体管；以及在下电极上形成可变电阻层。

一种制造示例性可变电阻存储器件的方法可以包括以下步骤：在衬底的单元区中形成沟槽；在沟槽中形成垂直沟道晶体管；在垂直沟道晶体管上形成下电极和硬掩模层；在垂直沟道晶体管的侧面形成第一绝缘层；在下电极和硬掩模层的侧面形成第二绝缘层；通过选择性地去除硬掩模层来在第二硬绝缘层中限定用以包含可变电阻层的空间；以及在用以包含可变电阻层的所述空间中形成可变电阻层。

在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。

附图说明

从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征和其它的优点，其中：

图1至图9是说明一种制造示例性可变电阻存储器件的方法的截面图。

具体实施方式

在下文中，将参照附图更详细地描述示例性实施。

本文参照截面图描述示例性实施，截面图是示例性实施（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如缘于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中相同的附图标记表示相同的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者也可以存在中间层。