[发明专利]三维可变电阻存储器件及其制造方法无效
申请号: | 201310392442.0 | 申请日: | 2013-09-02 |
公开(公告)号: | CN104103754A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 朴南均 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;毋二省 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 可变 电阻 存储 器件 及其 制造 方法 | ||
1.一种可变电阻存储器件,包括:
半导体衬底,所述半导体衬底包括:
外围区,所述外围区具有顶表面,其中,外围电路形成在所述外围区中,所述外围电路包括形成在所述半导体衬底的表面上的驱动晶体管,其中,所述半导体衬底形成所述驱动晶体管的沟道,以及
单元区,所述单元区具有顶表面,其中,所述单元区的顶表面的高度低于所述外围区的顶表面的高度,由此在所述单元区中限定出沟槽;以及
多个存储器单元,所述多个存储器单元中的每个包括:
开关晶体管,所述开关晶体管形成在所述单元区中的半导体衬底上,
沟道,所述沟道沿着与所述半导体衬底的表面大体垂直的方向延伸,以及
可变电阻层,所述可变电阻层响应于所述开关晶体管而选择性地储存数据。
2.如权利要求1所述的可变电阻存储器件,其中,所述开关晶体管包括:
公共源极,所述公共源极包括在所述半导体衬底的所述单元区中;
柱体,所述柱体形成在所述单元区中,所述柱体沿着与所述单元区的表面大体垂直的方向延伸,并且具有形成漏极结区的上部;
栅极,所述栅极围绕所述柱体的周缘而形成,所述栅极的高度低于所述柱体的高度;以及
栅绝缘层,所述栅绝缘层被插入在所述柱体与所述栅极之间。
3.如权利要求2所述的可变电阻存储器件,其中,所述柱体的高度与所述外围区的顶表面的高度大体相同。
4.如权利要求1所述的可变电阻存储器件,其中,所述可变电阻层形成在所述柱体上。
5.如权利要求4所述的可变电阻存储器件,还包括:
下电极,所述下电极形成在所述柱体与所述可变电阻层之间。
6.一种制造可变电阻存储器件的方法,所述方法包括以下步骤:
提供限定有单元区和外围区的半导体衬底;
在所述单元区中的半导体衬底中形成第一沟槽,在所述外围区的器件隔离区中的半导体衬底中形成第二沟槽;
在所述第二沟槽中形成器件隔离层;
在所述第一沟槽中形成开关晶体管;
在所述开关晶体管上形成下电极;
在所述外围区中形成驱动晶体管;以及
在所述下电极上形成可变电阻层。
7.如权利要求6所述的方法,其中,形成所述开关晶体管的步骤包括以下步骤:
在形成有沟槽的所述外围区上选择性地形成绝缘层;
在所述第一沟槽中的半导体衬底中形成公共源极区;
在所述第一沟槽中的衬底上形成柱体;
在所述衬底和所述柱体上形成栅绝缘层;
围绕所述柱体形成栅极;以及
在所述柱体的上部中形成漏极。
8.如权利要求6所述的方法,其中,形成所述下电极的步骤包括以下步骤:
在所述半导体衬底之上形成下电极层和硬掩模层;以及
将所述下电极层和所述硬掩模层图案化以在所述开关晶体管上形成所述下电极。
9.如权利要求8所述的方法,还包括以下步骤:
在所述单元区、所述外围区、以及所述下电极之上形成第一层间绝缘层;
在所述第一层间绝缘层上形成刻蚀停止层;以及
从所述外围区中去除所述刻蚀停止层和所述第一层间绝缘层。
10.如权利要求9所述的方法,还包括以下步骤:
在所述单元区和所述外围区之上形成第二层间绝缘层;
在形成在所述外围区之上的第二层间绝缘层中形成互连层以与所述驱动晶体管电连接;
在所述第二层间绝缘层上形成覆盖层;以及
通过去除形成在所述单元区之上的覆盖层、形成在所述单元区之上的所述第二层间绝缘层、形成在所述单元区之上的所述刻蚀停止层、以及形成在所述单元区之上的所述硬掩模层来限定用以包含可变电阻层的空间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310392442.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:插座连接器及插头连接器
- 下一篇:固态成像装置和电子设备