[发明专利]面向集成电路互连电容参数提取的空间管理数据生成方法

说明书

技术领域

本发明涉及VLSI（Very Large Scale Integrated circuits，超大规模集成电路）物理设计领域，特别是关于集成电路互连电容参数的提取。

背景技术

集成电路的设计流程中首先要提出功能描述，然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图，最后进行版图验证，即通过计算机软件模拟来验证上述设计是否满足要求。若满足要求，则进行下一步的生产制造。否则，若不满足要求，则返回逻辑设计、版图设计进行必要的修正。在版图验证中，一个重要的环节是“互连寄生参数提取”。

随着集成电路制造技术的发展，电路规模不断增大、特征尺寸不断缩小，当今很多芯片已含有一千万乃至更多个器件。然而，集成电路中互连线的寄生效应造成互连线对电路延时的影响已超过了器件对电路延时的影响。因此，需要对互连线的电容、电阻等参数进行准确的计算，以保证电路模拟与验证的正确有效性。为了提高计算精度，互连线之间的电容参数提取需要使用三维提取方法，即利用三维场求解器进行求解。场求解器的计算往往耗时较多，对其算法的优化与加速研究意义很大。

在集成电路电容参数提取的场求解器方法中，随机行走电容参数提取算法是一种比较流行的方法。该方法不同于常规的有限差分法、有限元法和边界元法，它无需求解线性方程组，计算中的主要步骤是在空间中随机取点（其得到一系列点的过程被形象地称为“随机行走”）。如图1所示，每次随机行走都从围绕导体的高斯面上开始，然后以当前点为中心构造一个最大、不与导体相交的立方体（称为“转移立方体”），下一次取点则随机地落在转移立方体的表面（如图1中的S⁽¹⁾和S⁽²⁾）。这个过程重复进行，直到随机取点的位置达到导体表面，此时结束一次随机行走。要计算某一导体（例如图1中的导体i）与其他所有导体之间的电容值，需要进行至少上万次的随机行走，而每次随机行走则需多次计算空间一点到它最近导体的距离。

申请人2013年在国际期刊IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems上发表的论文“RWCap:A floating random walk solver for3-D capacitance extraction of VLSI interconnects”中，公开了一种空间管理技术，它根据所计算结构中导体块的几何信息（位置与尺寸）建立一个将三维仿真空间进行划分的八叉树结构，树中每个节点对应一个三维单元，并包含一个“候选导体列表”（candidate conductor list）。这里，候选导体的含义是：对该三维单元中任意点来说，可能的最近导体。利用建立好的八叉树结构，可以在随机行走电容参数提取过程中快速地判断距离当前行走位置最近的导体，从而加快计算速度。

图2显示了集成电路电容参数提取问题中考虑的一个三维互连结构，以及计算中涉及的三维仿真空间。其中，所有导体块和整个三维仿真空间都是长方体，且它的任何一条边都平行于x,y,z坐标轴中的某一个。在图3中，用一个二维结构解释了基于八叉树结构的空间管理技术。此时，对二维仿真空间每次进行均匀四划分，得到的四叉树如图3(b)所示，其中黑色的节点对应于图3(a)中黑色的二维单元，而它的候选导体列表应包括图3(a)中两个加粗边框勾勒的导体块。

在上述空间管理技术中，建立三维单元的候选导体列表是关键。上述论文中，给出了一种生成完整、且不冗余的候选导体列表的方法。然而，该生成方法的运行效率较低，尤其是处理大规模互连结构时，运行时间太长。例如，对一个含37062块导体的互连结构，需要先花大约30分钟来建立八叉树空间管理结构、及其中的候选导体列表，然后才能开始随机行走电容参数提取过程。应说明的是，在一个集成电路、或其中的一个设计模块中，电容参数提取要处理的一个互连结构往往包含很多的导体块，可多达一百万以上。因此，快速的空间管理数据（候选导体列表）生成方法是至关重要的。

此外，面向集成电路互连电容参数提取的空间管理技术不局限于使用八叉树结构来划分三维仿真空间，还可以使用三维等间距网格等结构来进行空间划分。无论采用哪种结构，都应针对其中的三维单元建立候选导体列表，才能保证随机行走电容参数提取过程高效率地运行。因此，快速生成候选导体列表的技术是亟待解决的问题。

发明内容